WEKO3
アイテム
スライドウィンドウ方式による擬似ベクトルプロセッサ
https://ipsj.ixsq.nii.ac.jp/records/14336
https://ipsj.ixsq.nii.ac.jp/records/143360c9b0774-760b-4425-91c7-f22b508f4c28
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-JNL3412017.pdf (1.2 MB)
|
Copyright (c) 1993 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Journal(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1993-12-15 | |||||||
| タイトル | ||||||||
| タイトル | スライドウィンドウ方式による擬似ベクトルプロセッサ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Pseudo Vector Processor Based on Slide - Windowed Registers | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 論文 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| その他タイトル | ||||||||
| その他のタイトル | 並列処理およびスーパーコンピュータ | |||||||
| 著者所属 | ||||||||
| 日立製作所汎用コンピュータ事業部 | ||||||||
| 著者所属 | ||||||||
| 筑波大学電子・情報工学系 | ||||||||
| 著者所属 | ||||||||
| 筑波大学電子・情報工学系 | ||||||||
| 著者所属 | ||||||||
| 筑波大学電子・情報工学系 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| General Purpose Computer Division, Hitachi, Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Insutitute of Information Science and Electronics, University of Tsukuba | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Insutitute of Information Science and Electronics, University of Tsukuba | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Insutitute of Information Science and Electronics, University of Tsukuba | ||||||||
| 著者名 |
位守, 弘充
× 位守, 弘充
|
|||||||
| 著者名(英) |
Hiromitsu, Imori
× Hiromitsu, Imori
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 大規模科学技術計算では、データ領域が非常に大きくデータの局所性が少ないため、キャッシュメモリが有効に働かない、そのためスカラプロセッサの実効性能はキャッシュミス時の主記億アクセスペナルティーにより低下する。本諭文では、主記憶のスループットを十分強化した上で、浮動小数点レジスタの構成としてスライドウィンドウ方式を採用し、既存のスカラアーキテクチャとの上位互換性を保ちながらレジスタ数を増やすことでこの問題を解決した新しいプロセッサを提案する。提案するスライドウィンドウ方式は、われわれが以前提案したレジスタウィンドウ方式と比較して、ウィンドウ構成をソフトウェアで制御できるという長所がある。本諭文ではスライドウィンドゥを用いた擬似ベクトルプロセッサのアーキテクチャと処理原理、ならびにベンチマークプログラムを用いた評価緒果を示す。主記億アクセスレーテンシーが20マシンサイクルの場合、擾案するプロセッサは通常のスカラプロセッサに対し約8借の性能向上が得られた。レジスタウィンドウ方式のプロセッサと比ぺても、レジスタ数が同じ場合、2倍の主記億アクセスレーテンシーを隠蔽でき、総レジスタ数が88のと妻、提案するプロセッサは60マシンサイクルの主記憶アクセスレーテンシーを隠蔽することができた。これらの評価結果より、提案するプロセッサは高速にベクトル計算を処理することができると結論できた。 | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN00116647 | |||||||
| 書誌情報 |
情報処理学会論文誌 巻 34, 号 12, p. 2612-2623, 発行日 1993-12-15 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1882-7764 | |||||||
