WEKO3
アイテム
束データ方式による非同期式回路のFPGA設計支援環境の構築
https://ipsj.ixsq.nii.ac.jp/records/141655
https://ipsj.ixsq.nii.ac.jp/records/141655ca0c7606-350e-443e-af97-3f2a9c713ace
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM15171005.pdf (2.1 MB)
|
Copyright (c) 2015 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2015-05-07 | |||||||||
| タイトル | ||||||||||
| タイトル | 束データ方式による非同期式回路のFPGA設計支援環境の構築 | |||||||||
| 言語 | ||||||||||
| 言語 | jpn | |||||||||
| キーワード | ||||||||||
| 主題Scheme | Other | |||||||||
| 主題 | 回路設計・実装 | |||||||||
| 資源タイプ | ||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||||
| 資源タイプ | technical report | |||||||||
| 著者所属 | ||||||||||
| 会津大学 | ||||||||||
| 著者所属 | ||||||||||
| 会津大学 | ||||||||||
| 著者所属(英) | ||||||||||
| en | ||||||||||
| University of Aizu | ||||||||||
| 著者所属(英) | ||||||||||
| en | ||||||||||
| University of Aizu | ||||||||||
| 著者名 |
滝澤, 恵多郎
× 滝澤, 恵多郎
× 齋藤, 寛
|
|||||||||
| 論文抄録 | ||||||||||
| 内容記述タイプ | Other | |||||||||
| 内容記述 | 本稿では，商用の FPGA に束データ方式による非同期式回路を実装するための設計支援環境を提案する．提案する設計支援環境は，設計フローと設計支援ツールセットからなる．前者は商用の FPGA 設計支援ツールのフローをベースとし，束データ方式による非同期式回路として足りないところを拡張したものである．後者は，束データ方式による非同期式回路のための制約生成，タイミング検証，タイミング違反時の遅延調整を自動化する．実験では，提案する設計支援環境を用いて4つの回路を合成し，同期式回路と比較して，非パイプライン回路では平均 27%，パイプライン回路では平均 26% の消費エネルギーを削減することができた． | |||||||||
| 書誌レコードID | ||||||||||
| 収録物識別子タイプ | NCID | |||||||||
| 収録物識別子 | AA11451459 | |||||||||
| 書誌情報 |
研究報告システムとLSIの設計技術（SLDM） 巻 2015-SLDM-171, 号 5, p. 1-6, 発行日 2015-05-07 |
|||||||||
| ISSN | ||||||||||
| 収録物識別子タイプ | ISSN | |||||||||
| 収録物識別子 | 2188-8639 | |||||||||
| Notice | ||||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||||
| 出版者 | ||||||||||
| 言語 | ja | |||||||||
| 出版者 | 情報処理学会 | |||||||||
