非同期並列処理系の設計開発支援システム

• Item type: Journal(1)
• 公開日: 1995-04-15
• タイトル: 非同期並列処理系の設計開発支援システム
• タイトル / 言語: en
• タイトル: A Design Support System for Asynchronous Parallel Processor Arrays
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 論文
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• その他タイトル / その他のタイトル: 論理設計
• 著者所属: 東北大学工学部通信工学科／現在，ソニー株式会社
• 著者所属: 東北大学工学部通信工学科
• 著者所属(英): en
• 著者所属(英): Department of Communication Engineering, Faculty of Engineering, Tohoku University/Presently with Sony Co. Ltd
• 著者所属(英): en
• 著者所属(英): Department of Communication Engineering, Faculty. of Engineering, Tohoku University
• 著者名: 佐藤健一; 阿曽, 弘具
• 著者名(英): Ken-Ichi, Sato; Hirotomo, Aso
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 情報処理の高速化を実現するために種々の並列処理アーキテクチャが考えられている。本論文では、並列処理アーキテクチャとして非同期動作するものを対象に、シストリックアレーと同様の一様な構造をもつ非同期処理アレーを定式化し、その仕様言已述言語a?MSDLを与える。さらに、非同期処理アレーを設計する組織的方法を与え、その設計作業を支援するために構築した設計開発支援システムについて述べる。非同期処理アレーはデータ駆動で動作するため大域的なクロックを必要としないという特徴をもつ。仕様記述言語はモジュール単位の記述で要素プロセッサの記述と結線構造の記述を分離しており、ハードウェアによる実現のための厳密な記述を可能にしている。また、シミュレータを白動的に構成する方法が得られる。組織的設計法は、間題の解法を多重ループプログラムで与えることにより非同期処理アレーを構成するもので、プログラムの等価変換に基礎をおいている。設計はまずプリミティブアレーと呼ぶ非同期処理アレーに変換し、そのプロセッサ空間を射影法に基づいて無駄のないプロセッサ割当を行うものである。構築した支援システムは、プログラム変換系PriTran、シミュレータ生成系SimGen、対話的ジェネリックシミュレータ実行系SimRunからなる。これらは、組織的設計法を半自動的に実行するもので、より高性能な非同期処理アレーの設計を容易にしている。
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 36, 号 4, p. 1012-1022, 発行日 1995-04-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764