非冗長組合せ回路と極小テスト集合の同時生成について

• Item type: Journal(1)
• 公開日: 1995-06-15
• タイトル: 非冗長組合せ回路と極小テスト集合の同時生成について
• タイトル / 言語: en
• タイトル: Concurrent Generation of lrredundant Combinational Circuits and Minimal Test Sets
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 論文
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• その他タイトル / その他のタイトル: ハードウェア設計
• 著者所属: 大阪大学大学院工学研究科応用物理学専攻
• 著者所属: 大阪大学大学院工学研究科応用物理学専攻
• 著者所属(英): en
• 著者所属(英): Department of Applied Physics, Faculty of Engineering, Osaka University
• 著者所属(英): en
• 著者所属(英): Department of Applied Physics, Faculty of Engineering, Osaka University
• 著者名: 梶原, 誠司; 樹下行三
• 著者名(英): Seiji, Kajihara; Kozo, Kinoshita
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 組合せ回路の冗長部分は検出不可能な単い一縮退故障として識別できるため、テスト生成による回路簡単化が可能である。テスト生成を用いた冗長除却こは、非冗長回路とその回路のテスト集合が同時に得られるという利点があるが、得られるテスト集合の大きさは必ずしも小さなものでない。本論文では、冗長除去とテストパターンの圧縮を同時に実行することにより、効率的に非冗長回路と極小テスト集合を得る手法を提案する。小さなテスト集合を生成する手法として、得られたテスト集合からすべての不必要なテストベクトルを取り除き、極小テスト集合を得る手法が提案されている。冗長除去とこのテスト集合の圧縮においては、テストベクトルの生成や故障シミュレーションに基づくテスト生成の繰り返しなど、同様の処理が異なる目的で用いられている。本手法では、これらの目的を同時に達成するように処理を実行することにより、効率的に非冗長回路と極小テスト集合を得ることができる。ベンチマーク回路に対する実験では、本手法により、効率よく非冗長回路の生成と極小テスト集合の両方を得られることを示す。また、冗長を多く含む回路では、冗長除去により最小限必要なテストベクトル数が少なくできることを示す。
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 36, 号 6, p. 1495-1501, 発行日 1995-06-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764