WEKO3
アイテム
SSS型MINに基づくマルチプロセッサSNAIL
https://ipsj.ixsq.nii.ac.jp/records/13881
https://ipsj.ixsq.nii.ac.jp/records/1388155c240b1-a34c-47dd-814e-17270676a46c
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-JNL3607016.pdf (1.1 MB)
|
Copyright (c) 1995 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Journal(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1995-07-15 | |||||||
| タイトル | ||||||||
| タイトル | SSS型MINに基づくマルチプロセッサSNAIL | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | SNAIL : A Multiprocessor Based on Simple Serial Synchronized Multi - stage Interconnection Network | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 特集：並列処理 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| その他タイトル | ||||||||
| その他のタイトル | ネットワーク | |||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部 | ||||||||
| 著者所属 | ||||||||
| 日本電気（株）C&C研究所コンピュータシステム研究部 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Computer System Research Laboratory C&C Research Laboratories, NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Science and Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty of Science and Technology, Keio University | ||||||||
| 著者名 |
笹原, 正司
× 笹原, 正司
|
|||||||
| 著者名(英) |
Masashi, Sasahara
× Masashi, Sasahara
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | SSS（Simple Serial Synchronized）型MIN（Multistage Intercomection Network）は、数百プロセッサ程度の中規模の並列計算機に適したプロセッサ・メモリ結合網である。SSS型MINは、基本的にシリアルな同期通信を行うことでエレメントの構造と制御の簡単化を行った。これにより実装が容易で高速かつ効率の良い動作が可能であり、メッセージコンバインの実装も容易である。一方でシリアル転送と同期通信によるレイテンシの増大、エレメント中にバッファを持たないことによる性能の低下が問題である。マルチプロセッサSNAIL（SSS Network Architecture ImpLementation）は、このSSS型MINの評価を行うために実装中のプロトタイプであり、現在16プロセッサ“メモリモジュールのフルスケールで稼働中である。本論文では、SNAIL上に並列プログラムを実装し、結合網の性能評価を行った。結果として、SSS型MINにおけるレイテンシと同期のオーバヘッドは性能向上に大きな影響はなく、バンド幅も十分であることが明らかになった。また、メッセージコンバインの性能向上への効果は見られなかったが、かなりの割合でコンバイン白体が実行されていることは明らかになり、SNAILのスケジューラビリティを生かして効果的に活用することで、さらなる性能向上が得られると考えられる。 | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN00116647 | |||||||
| 書誌情報 |
情報処理学会論文誌 巻 36, 号 7, p. 1640-1651, 発行日 1995-07-15 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1882-7764 | |||||||
