

並列計算機 Ships1 のノード間結合装置の構築

†加藤 渉, †松原 裕人, †三浦 康之, †大谷 真, †渡辺 重佳, †高野 誠一

湘南工科大学

■ 1. はじめに

近年、PC の高性能・低価格化が進んでいる。また、計算機によって処理すべき分野が拡大、大規模な計算を必要とするようになり処理速度の飛躍的な向上が必要となる。そこで、複数の計算機を統合化し高い処理速度・信頼性を得ることを目的とした並列計算機が実用化されている[1]-[3]。しかし、グリッドなどの疎密結合並列計算機や密結合計算機はコストが高くなる傾向にある。

湘南工科大学情報工学科では、Ships1(Shonan Institute of technology Parallel System 1)という安価なCPUを複数用いたコストパフォーマンスの高い並列計算機の研究・開発している。Ships1は、並列計算機を構築するために高いスループットを持っているGigabit LANを使用している。しかし、オーバーヘッドが大きい他、バッファのコピーによる遅延などにより細かいデータ転送を必要とする並列計算機には向きな場合がある。そこで、専用の通信機構としてLVDSを用いて小規模並列計算機向けにこの問題を解決する。

Ships1では、Gigabit LANとLVDSの両方を使用し、それぞれの特性を生かしたデータ転送を目指す。

本稿ではGigabit LANに代わりノード間の通信を行うための装置として、LVDSコネクタ付FPGAボードの開発状況を報告する。

■ 2. クラスタ型並列計算機

2.1 並列計算機 Ships1 の構成

Ships1[3][4]は、16台のPCとネットワークインターフェイス(Gigabit LAN)、Gigabitスイッチで構成される。本研究では市販されているLVDS付きFPGAボードを使用する。LVDSを直接網でリング型ネットワークに構成することにより、専用のスイッチは使用せずに小規模限定であるものの、低コストかつ高速な通信網の構築が可能になる。

■ 3. FPGA回路の設計

3.1 FPGAボードの仕様

図1に本研究で使用するFPGAボードの内部構成を示す。本研究で使用するFPGAボードは、PCI制御用のSpartan2とLVDS制御用のVirtex2の2つのFPGAが搭載されている。

Development of Inter-Node Connection of Parallel Computer - Ships1

† Wataru Kato, Hiroto Matubara, Yasuyuki Miura, Makoto Oya, Shigeyoshi Watanabe, Seiichi Takano
Shonan Institute of Technology

また、ボードコネクタが2つあり、他の回路と接続することができる。LVDS通信は1対1の通信のため、1台で2つのノードを結ぶ通信を行う場合にはボードを2枚用意する必要がある。同PCでの2枚ボード間通信はボードコネクタを経由して実現することが可能である。




図1 FPGA ボードの内部構成

3.2 FPGAボードの開発状況

PCIを制御するSpartan2には、Xilinx社のPCI LogicCoreおよび東京エレクトロンデバイス社の基本回路を用いていることにより、DMA制御方式を用いたPCIバスからDual Port RAMへのデータ転送を可能にした。現在LVDS間通信を行うため、Dual Port RAMに送られる32bitのデータとクロックをVirtex2へ転送する。図2に、Spartan2の構成を示す。




図2 Spartan2の回路

LVDSを制御するVirtex2では、今回使用するLVDSケーブルが8bitの双方全二重の構成のため、データ転送を行うためにSpartan2から転送してきた32bitのデータを8bitへ変換する必要がある。DCM回路を用いてクロックを早めることにより、送信時にはserdes_8b_7to1を使用し32bitから8bit×4、受信時にはobufds_lvds_33を使用し8bit×4から32bitへ変換する。FPGA内部では、32bitのデータとして扱うことができるためトラフィックの増大に対応する。データの送受信はVirtex2で使用可能なlvds_33モジュールを使用

する。データが正しく転送されているかを確認するために、Virtex2に接続されたLEDにより確認を行う。図3にVirtex2の構成を示す。




図3 Virtex2の回路

■ 4. デバイスドライバ

Ships1では通信ノード間のアプリケーションバッファでのZero-Copy転送を目指す。そのため、raw I/Oでノード間のメモリの直接転送を行う。アプリケーション-デバイスドライバ間ではユーザ空間のメモリをカーネル空間にマッピングする。デバイスドライバ-半密結合装置間はDMA転送を行う。

Ships1では、CPUの使用率の低減と通信速度の向上するような処理方式を目指す。

送信時の処理の流れを下記に示す。

- 1) アプリケーションがシステムコールを出す。
- 2) 呼び出されたデバイスドライバは送信用キューを調べる。
- 3) 物理メモリアドレスを取得しDMAメモリとしてマッピングする。
- 4) DMA転送の情報を送信用キューのI/Oポートアドレスに追加する。
- 5) ノード間結合装置は、送信用キューのI/Oポートアドレスに送られてきた情報を別の場所にあるキューに保存する。キューに登録されたDMA転送が終わるとIRQを出す。

受信時の処理の流れを下記に示す。

- 1) アプリケーションがシステムコールを出す。
- 2) デバイスドライバは受信用キューを調べる。
- 3) 物理メモリアドレスを取得しDMAメモリとしてマッピングし、受信用キューにDMA転送の情報を登録する。
- 4) 登録後に排他的待ち列に自分のプロセスを追加しスリープする。
- 5) ノード間結合装置は、データを受信し始めると受信用キューからDMA転送の情報を取り出し、DMA転送を行う。
- 6) DMA転送が終了したらIRQを出しデバイスドライバを起こす。
- 7) デバイスドライバは受信したデータサイズをアプリケーションにリターンする。

■ 5 デバイステスト

デバイスが正しく動作しているか確認を行うため、プログラムを作成しテストした。テスト内容は、DMA転送を使用せず、システムとI/Oポートを経由したFPGAボード間の速度計測となる。結果を表1に示す。図4にGigabit Ethernetのラウンドトリップタイムを参考に示す。

データサイズ(byte)	時間(ms)
8	0.0000360012
100	0.0000619888
200	0.0000910759
400	0.0001499653
600	0.0002069473
800	0.0002639294
1000	0.0003221035

表1 システムとFPGAボード間との時間測定




図4 Gigabit Ethernetのラウンドトリップタイム

データの確認にはVirtex2のLEDを使用したFPGAボードでの確認および、Linuxのlogを参照し確認を行った。データサイズが小さい場合、DMAコントローラを通すDMA転送より、I/Oポートを通した転送を行ったほうが早いと予測できる。DMA転送と比較してデータサイズによってDMA転送とI/Oポートを通した転送とを切り替える必要がある。

■ 今後の予定

今回作成したドライバで、DMA転送を行うことができなかつたため作成する。また、現在LVDSを制御するVirtex2は、送信用回路と受信用回路とが別々に作成したため、それを統合し送受信用回路を作り変える必要がある。これらを実装したのち、LVDSを使用したラウンドトリップタイムを測定、Gigabit Ethernetを使用したTCPソケット通信との比較を行う。

■ 参考文献

- [1] TOP500 Supercomputer Site
<http://www.top500.org/>
- [2] N. J. Boden, D. Cohen, R. E. Felderman, A. E. Kulawik, C. L. Seitz, J. N. Seizovic and WenKing Su "Myrinet { A Gigabit-per-Second Local-Area Network". IEEE MICRO, Vol. 15, No. 1, pp. 29{36, February 1995
- [3] 松尾成志, 岡本恵介, 大谷 真, 中小規模並列コンピュータ Ships1 の開発
- [4] 松原 裕人, 和田 隼, 大谷 真, Ships1 におけるノード間接続装置の研究