

メディアプロセッサ(MAP)とメディアライブラリ

1C-2

鈴木 教洋<sup>†1</sup> 川口 敦生<sup>†2</sup> 田代 卓<sup>†2</sup>

日立製作所 中央研究所<sup>†1</sup> Hitachi Computer Products America, Inc.<sup>†2</sup>

1. はじめに

日立メディアプロセッサ (HDL2MAP1000、以下 MAP) は、情報家電分野に適した VLIW(Very Long Instruction Word)型メディアエンジン<sup>1)</sup>である。DVD、デジタル TV、画像機器等を主要対象とし、全てソフトウェアにて機能を実現する。C 言語のみで開発可能であるため、開発期間を大幅に短縮することができる。また、同一プラットフォーム上でソフトウェアの入替えのみで新規機能を逐次実現できるので、最新マルチメディア標準への対応が容易となる。

本稿では、筆者らが MAP 上で開発した AFD (All Format Decoder)について述べる。

2. AFD の概要<sup>2)3)</sup>

AFD は、Hitachi America の DMSL(Digital Media Systems Lab.)にて開発された技術であり、米国 DTV(Digital TV)放送の全 18 TV フォーマット(HDTV を含む)をダウンデコードして、SDTV 上に表示する。

図 1 に AFD と SDTV/HDTV デコーダとの比較を示す。AFD は SDTV デコーダとほぼ同じ演算量及びコストにて実現可能であるとともに、HDTV 受信も可能であり、SDTV より高品質を実現する。これより、AFD は STB や低コスト DTV 受信機に最適であるといえる。

AFD は、Pre-parsing 及び Down sampling 技術から構成される。ブロック図を図 2 に示す。

(1) Pre-parsing (デモシステムでは未実装)

デコードする前に入カストリームの高周波成分を除去する。これにより、デコーダの入カバッファサイ




図1 AFDとHD/SDデコーダの比較

ズ及びメモリ・バンド幅を低減できるとともに、可変長復号の負荷を減らすことができる。

(2) Down sampling

理解を容易にするため、図中では Up/Down sampling を1つのブロックとした。デコード結果を HD 解像度から SD 解像度に Down sampling することにより、参照フレームのメモリ容量を SDTV 並に低減する。動き補償は、HD 解像度にて予測を行なうため、一旦 HD に Up sampling して動き補償予測した後に SD に Down sampling する。

実際の処理では、逆 DCT と Down sampling は、低域成分のみの逆 DCT 演算により実行できる。動き補償も、SD の参照ブロックから、動きベクトル位置に応じた補間フィルタにより SD 予測画像を直接生成している。これにより、SDTV decoder とほぼ同等の処理量で AFD を実現できる。

3. MAP への実装

筆者らは上記 AFD を MAP 上に実装した。図 2 に示す通り、可変長復号部は MAP 内蔵の専用 RISC

Media Processor (MAP) and Media Library

Norihiro Suzuki<sup>†1</sup>, Atsuo Kawaguchi<sup>†2</sup>, Takashi Tashiro<sup>†2</sup>

<sup>†1</sup>Hitachi, Ltd., Central Research Lab.; 1-280 Higashi-koigakubo, Kokubunji-shi, Tokyo 185-8601, Japan

<sup>†2</sup>Hitachi Computer Products America, Inc.; 1300 White Oaks Rd, Campbell, CA 95008, USA




図2 AFD処理のブロック図

エンジン(VLx)にて実行し、その他の処理は VLIW コアにて並列実行する。参照ブロック等のデータ転送は、DMA エンジン(Data Streamer)を使い、コア処理の待ち時間を低減するように設計した。コードは全て C 言語にて記述した。

今回は HDTV フォーマットの1つである 720P/30Hz (画像サイズ: 1280x720、18Mbps にエンコード) を入力対象とした。AFD にて 2:1 に Down sampling(640x360)し、4:3 モニタ(640x480)上にレターボックス表示した。これら一連の処理をリアルタイムにて実現した。

図3にデモシステムの概観を示す。MAP は PCI 評価ボード上に実装されている。PC モニタ及び TV




図3 デモシステム概観

モニタに出力画像が表示されている。

4. まとめ

本稿では AFD の実装例について述べたが、AFD に加えて TS Demultiplex や AC-3 デコードの同時実行も可能である。グラフィックス機能やモデム等の通信機能も併せ持っており、STB やメディアステーション等のマルチメディア機器に最適である。

今後は、1080I を含む全フォーマットへの対応を可能とする他、MPEG4 を初めとした最新標準規格に対応した各種メディア・ライブラリを順次開発していく予定である。

参考文献

- 1) 小島他:「メディアプロセッサのビジョンとアーキテクチャ」, 情報学全大, 1C-01, 1998
- 2) L. Pearlstein, J. Henderson and J. Boyce, "SDTV Decoder with HDTV Capability: All Format ATV Decoder", 137th SMPTE Proceedings, Sept. 6-9, 1995, pp422-434
- 3) J. Boyce and L. Pearlstein, "Low-cost All Format ATV Decoding with Improved Quality", 30th SMPTE Advanced Motion Imaging Conf., Feb. 2, 1996, paper #11