

## FPGAベース並列マシンRASHのシステム機能と構成

1H-9 浅見廣愛<sup>i)</sup>、佐藤裕幸<sup>i)</sup>、飯田全広<sup>ii)</sup>、森伯郎<sup>iii)</sup>、中島克人<sup>i)</sup>

i)三菱電機（株）情報技術総合研究所, ii)三菱電機エンジニアリング（株）

iii)三菱電機（株）鎌倉製作所

## 1 はじめに

FPGAベース並列マシンRASHは、専用LSIを用いる場合に近い性能が得られ、かつハードウェアの柔軟性も確保できることを考慮して、FPGA(Field Programmable Gate Array)を多数使用した並列マシンである[1]。本稿では、このRASHのシステム機能について報告する。

## 2 RASH システムの特長

RASHは、その構成要素をFPGAとすることで、専用LSIを用いた場合に近い非常に高速な処理が可能であるという特長を持っているが、その他にシステムとして見た場合には、以下のような特長を持っている。

## ● シングル・システム

RASHは、複数のユニットがLANで接続されたシステムであり、WS/PCクラスと同様の形態を取っているが、システム全体の立ち上げ、立ち下げ、異常監視などの機能を提供しており、ユーザは1つのシステムとして扱うことができる。また、各ユニットの接続がLANなので、それぞれのユニットが物理的に離れた場所に配置されていても構わない。

## ● マルチユーザ

複数ユニットで構成されたRASHは高価なシステムとなり、効率的に使用できるようにしなければならない。そのため、複数のユーザが同時にシステムを使用できるようになっている。ただし、1つのユニット内は1人が占有する形態を取り、ユニット単位でのマルチユーザとなっている。

## ● ソフトと論理回路との協調動作支援

RASHでは、FPGA上の論理回路(これをPEと称する)が高速性を要求される処理を行い、それ以外の実行制御のような処理をソフトウェアにより行う。このソフトウェアとPEとの間で、データ通信を行ったり負荷分散を行うための協調動作を支援する機能を提供している。




図1 システム構成

## 3 RASH のシステム構成

図1にRASHのソフトウェア・システムの構成を示す。

## ● 演算ボード・ハンドラ

演算ボード上のレジスタ、メモリへのアクセス、各種初期化、データ転送、クロック制御、FPGAの回路情報制御、例外処理等の演算ボードへの操作全てを受け持つ。

## ● システム管理

システムが、どのようなユニットから構成され、それぞれが幾つの演算ボードで構成されているかを管理する。ユーザはユニットの識別を「番号」で行い、本モジュールでその番号から物理的なアドレス(制御ボードCPUのノード名等)に変換する。

## ● ユーザ管理

各ユーザがどのユニット群を使用しているかを管理する。ユーザが使用するユニット番号はユーザ毎の論理番号であり、論理番号から物理番号への変換をここで実施する。

## ● 通信ライブラリ

FEPから制御ボードCPU及び演算ボードへの通信、制御ボードCPU同士の通信機能をライブラリの形式で提供している。

## ● 回路情報管理

各FPGA上にどのような回路がロードされているかを管理し、それを表示したり変更できるGUI

## System Functions and Structure of the FPGA based Parallel Machine RASH

Hiroai Asami, Hiroyuki Sato, Masahiro Iida, Hakuro Mori, Katsuto Nakajima.

Mitsubishi Electric Corp &amp; Mitsubishi Electric Engineering Co.LTD.

5-1-1 Ofuna, Kamakura, Kanagawa 247-8501, Japan

