

マルチメディア用RISCアーキテクチャ aleph の 基本性能評価

1Q-5

松本 健志 甲村 康人 石川 和民 三浦 宏喜
三洋電機株式会社 東京情報通信研究所

1.はじめに

マルチメディア機器のシステムオンチップ化が進む中で、我々は、システムの中核として組み込まれるコスト性能比や電力性能比に優れた基幹プロセッサを目指し、新しい32ビットエンベデッドRISCアーキテクチャ（開発コード名：aleph）を開発した^[1]。本稿では、まずalephのアーキテクチャの概要について述べた後、ミドルウェアを用いた基本性能評価によって明らかになったマルチメディア応用での独自アーキテクチャの有効性について報告する。

2.アーキテクチャの概要

2.1. 命令セット・アーキテクチャ

命令セットは、主にコードサイズの最適化を容易にするために16ビット/32ビット混在とした。また汎用レジスタを32ビット×16本に抑え、16ビット命令27種132命令、32ビット命令14種162命令の豊富な命令群を備えた。信号処理やデータ検索、および通信プロトコル処理などの強化のために、ロード/ストア命令では、ロードまたはストアとアドレス更新を1命令でできる方式とし、演算命令については、一般的算術論理演算の他に、ビットサーチ、パレルシフト、ファネルシフト等の命令を備えた。さらに、後述する符号化即値命令、2.5レジスタオペランド命令といった独自の命令を開発し、マルチメディア処理への適応を目指した。

①符号化即値命令

即値を持つ算術論理演算命令として、64種類の32ビットパターンを命令の即値フィールド（6ビット）に符号化して格納し、命令実行時にこれを32ビットに復号してALUに送る命令を加えた。64種類のパターンとは、いずれかのビットのみが1であるパターン、およびいずれかのビット以下が全て1であるパターンである。

この新しい命令方式によって、任意ビットのビット操

作、ビットテスト、およびビットフィールドの切り出し等が16ビット1命令で処理できる。

②2.5レジスタオペランド命令

従来のエンベデッドRISCでは、RISCの基本命令である3レジスタオペランドの命令を16ビット命令で実現することは極めて困難であった。alephでは、レジスタの更新命令と更新されたレジスタを参照する命令が、時間的に近接していることに着目し、2つのソースレジスタのうち1つを最近更新されたレジスタ群の中から選ぶ方式とした。これによって、ソースレジスタのうちの1つを命令内で2ビットで表現し、3レジスタオペランドの演算を、16ビット1命令で実行することを可能にした。

2.2. RISCコア・アーキテクチャ

上に述べた命令セットを実装した初版のRISCコア（aleph-V1）はI（命令フェッチ）、R（命令デコード、レジスタアクセス、即値生成等）、A（演算実行）、M（メモリアクセス）、W（レジスタ書き込み）と呼ぶ5段の命令パイプラインで構成されるプロセッサである。

WステージとAステージの間には、次に述べる新しい接続方式で、複数種類のコプロセッサが並列に接続できる構成になっている。

2.3. コプロセッサ接続方式

画像や音声のディジタル信号処理等に必要となるコプロセッサには、演算に多サイクルを要するものが多い。これをRISCコアに接続した場合、命令のスループットが大幅に低下するなどの問題がある^[2]。

alephでは、これらの問題を総合的に解決するために、コプロセッサの新しい接続方式を開発した。すなわち、コプロセッサの入力レジスタ、出力レジスタをロード/ストア命令でアクセスできる特殊レジスタ空間に割付け、メモリから入力レジスタへのロード命令で演算を起動し、出力レジスタからメモリへのストア命令によって演算結果をRISC側に受け取る。そして、演算結果を受け取る命令は、演算終了まで命令の破棄が可能なRステージ（割込受付け可能状態）で待機する方式である。

本方式は、①コプロセッサ演算命令を排除したことにより処理のスループットが向上する。②コプロセッサ演算と並行して、割込処理が可能であるなど、多くの利点を有している。

3. アーキテクチャの基本性能評価

3.1. 評価方法

これまで述べた独自の命令方式やコプロセッサ接続方式による aleph アーキテクチャの有効性検証のために、基本性能評価を行った。評価は、マルチメディア処理ミドルウェアを用いてプログラムの処理サイクル数とコードサイズについて、aleph と従来の 2 種の RISC とを比較して行った。

従来 RISC-A のアーキテクチャは、命令長が全命令 16 ビット固定、汎用レジスタ数は 32 ビット × 16 本である。RISC-B は、16 ビット / 32 ビット命令混在、汎用レジスタ数 32 ビット × 32 本である。aleph および従来 RISC とともに、乗算にはコプロセッサを用いた。アーキテクチャのみの正確な評価のために、アセンブリ言語でプログラムを記述して比較した。


3.2. 評価結果

図 1 に、JPEG 画像圧縮プログラムの処理サイクル数とコードサイズを比較した結果を示す。図 1 (a) の結果は、同じ周波数で動作させた場合、aleph は RISC-A に比べ約 32%、RISC-B に比べ約 48% 高速に処理できることを示している。また図 1 (b) の結果は、コードサイズについて、aleph は RISC-A に比べ約 27%、RISC-B に比べ約 51% もコンパクトであることを示している。


評価に用いた JPEG 処理の中心となるのは、DCT (離散コサイン変換) 处理とハフマン符号化処理である。DCT は通常 JPEG などのミドルウェアにおけるソフト処理では、高速化のためにバタフライ演算が用いられる。バタフライ演算は、8 画素分のデータをすべて汎用レジスタに持ち、加減算および乗算を繰り返し実行することで、より効率よく処理を進めることができる。ここに aleph の 2.5 レジスタオペランド命令および新コプロセッサ接続方式が有効に働いている。また、ハフマン符号化の処理の中心はビット操作および論理演算であり、ここに aleph の符号化即値命令が有効である。

上述のとおり評価に用いた JPEG 処理の大半を占める DCT やハフマン符号化は、その他の画像処理や音響処理にも多用される。したがって、今回の評価結果は、

これらのマルチメディア用信号処理において、aleph が高い性能とコード効率を発揮できることを示唆している。



(a) 処理サイクル数



(b) プログラムコードサイズ

図 1 JPEG 画像処理による評価結果

4. おわりに

マルチメディア用に開発したエンベデッド RISC アーキテクチャ aleph の基本性能評価について述べた。aleph はマルチメディア処理を、従来よりもコンパクトなコードサイズで、かつ少ない処理サイクル数で、高速に実行できるアーキテクチャであると考える。

今後は、コンパイラを含めた総合的な詳細評価を進める予定である。

参考文献

- [1]三浦他：マルチメディア用エンベデッド RISC のための新アーキテクチャの開発、情報処理学会第 55 回全国大会講演論文集(1), 4F-6, 1997 年 9 月.
- [2]森河他：組み込み用途マイコンに関する高速演算器接続方式、情報処理学会研究報告, 96-ARC-116-7, pp. 49-54, 1996 年 1 月.