



## 5 可変遅延回路の使用

東データ方式によるデータ転送を行なう箇所の遅延素子の遅延時間をいくらにするかは問題である。 $k = 2$  の比例遅延変動モデルに基づくとすると、メモリの最大遅延時間の 2 倍の大きさの遅延素子を用いることになり、システムの動作速度を大きく低下させる。

TITAC-2 では、東データ方式で用いる遅延素子にプロセッサ動作時にチップ外部から遅延時間を可変できる回路を使用することでこの問題を解決した。

キャッシュメモリのようなチップ内部にある回路の動作時間を決定するための遅延素子は、図 2 のように実現している。適当な遅延時間を持つゲートを縦続接続して、各ゲートの出力をマルチプレクサに入力する。チップ外部から直接書き込みを行なえるラッチの出力によってマルチプレクサの選択が行なわれる。




図 2: チップ内部デバイス用の可変遅延回路

メインメモリのようなチップ外部にある回路の動作時間を決定するための遅延素子は、図 3 のように実現している。図 2 との違いは、チップ内部の遅延設定用ゲート群によって生成した遅延に、チップ外部に接続する任意の遅延素子による遅延を加算することも可能としてあることである。




図 3: チップ外部デバイス用の可変遅延回路

TITAC-2 で使用したスタンダードセルにおいて、チップ内部に遅延素子を実現しようとすると、その遅延時間の絶対誤差は  $-30\% \sim +50\%$  程度とかなり大きなものとなる。

TITAC-2 の設計において必要となった遅延素子は、使用する箇所によって異なるが、およそ  $2\text{ns} \sim 10\text{ns}$  の遅延時間を持つものであった。チップ外部に遅延素子を接続すると、信号線をチップ内部と外部との間を往復させるだけで約  $2\text{ns}$  を要するため、あまり小さな遅延時間を設定することがで

きない。また、一般に外部に接続する遅延素子は遅延の可変ステップも数 ns 単位と大きくなってしまい、遅延時間を細かく調整できない。

従って、図 3 及び図 2 のような回路を使用した。

また、図 1 の例のように、立ち上がり時に遅延があり、立ち下がり時には遅延がゼロであって欲しい遅延素子が TITAC-2 の設計においていくつか必要であった。この実現には、Q モジュール [2] と呼ばれる回路を可変遅延回路に付加した図 4 を用いている。

この回路では  $\text{delay-in}$  が  $0 \rightarrow 1$  となると、 $x$  が  $0 \rightarrow 1$ 、 $y$  が  $0 \rightarrow 1$ 、 $x$  が  $1 \rightarrow 0$ 、 $y$  が  $1 \rightarrow 0$  と遷移してから  $\text{delay-out}$  が  $0 \rightarrow 1$  となる。 $\text{delay-in}$  が  $1 \rightarrow 0$  となると、 $x, y$  は遷移せずに  $\text{delay-out}$  が  $1 \rightarrow 0$  となる。従って、図 4 によって、可変遅延回路の遅延時間の約 2 倍の大きさを持つ立ち上がり方向のみの遅延を実現できる。




図 4: チップ外部デバイス用の可変遅延回路

## 6 まとめ

本稿では、非同期式プロセッサ TITAC-2 において従来の同期式回路に用いられているメモリデバイスと非同期式回路とのインターフェースを実現する方法を示した。

これは、プロセッサの動作時にチップ外部から調整することが可能な可変遅延回路を使用するものである。TITAC-2 全体では、このような可変遅延回路を 11 箇所で使用しており、従来の同期式デバイスを用いている部分においても十分なタイミング信頼性と高い速度性能を両立させている。

TITAC-2 ではプロセッサの動作を観測するために、各可変遻延回路の入出力も含む要所の信号線がマルチプレクサを通してチップ外部に引き出されている。実際に TITAC-2 を動作させるとときには、これらの信号遷移を観測することによって可変遻延回路の遅延時間を決定することになる。この方法で遅延設定をどの程度正確に行なえるかは本稿執筆時点では不明である。また、チップの温度変動に対してもどの程度の耐性を持つかも不明である。以上の課題は、チップが完成次第、実際のチップを用いて検証する予定である。

また、可変遻延による同期インターフェースは、比較的大きなチップ面積を占有する。可変遻延を用いずにタイミング信頼性と速度性能を両立できるような同期インターフェースの研究も今後の課題である。

なお、本研究の一部は新エネルギー・産業技術総合開発機構 (NEDO) 提案公募型・最先端分野研究開発事業受託研究 C-026、並びに科学研究費補助金 (試験研究 B) 07558036 によって行われたものである。

## 参考文献

- [1] Masashi Kuwako and Takashi Nanya. Timing-reliability evaluation of asynchronous circuits based on different delay models. In *International Symposium on Advanced Research in Asynchronous Circuits and Systems*, pp. 22–31, Salt Lake City, November 1994. IEEE Computer Society.
- [2] 南谷崇. 非同期式プロセッサ — 超高速 VLSI システムを目指して —. 情報処理, Vol. 34, No. 1, pp. 72–80, January 1993.
- [3] 高村明裕, 桑子雅史, 南谷崇. 非同期式プロセッサ TITAC-2 の論理設計における高速化手法. 信学論 (D-I), Vol. J80-D-I, No. 3, March 1997. (掲載予定).
- [4] 石川誠, 桑子雅史, 山崎淳, 上野洋一郎, 南谷崇. 非同期式プロセッサ TITAC-2 のキャッシュ構成. 情報処理学会第 54 回全国大会, March 1997.