WEKO3
アイテム
超並列計算機RWC - 1の入出力機構とその基礎評価
https://ipsj.ixsq.nii.ac.jp/records/13058
https://ipsj.ixsq.nii.ac.jp/records/130583079973f-22d1-4d82-aadd-07dd0f912257
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-JNL3906028.pdf (1.2 MB)
|
Copyright (c) 1998 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Journal(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1998-06-15 | |||||||
| タイトル | ||||||||
| タイトル | 超並列計算機RWC - 1の入出力機構とその基礎評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Basic Performance Evaluation of I/O System on RWC - 1 (Special Issue on Parallel Processings) | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 特集：並列処理 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| その他タイトル | ||||||||
| その他のタイトル | 並列I/Oシステム | |||||||
| 著者所属 | ||||||||
| 技術研究組合新情報処理開発機構／現在，三洋電機株式会社 | ||||||||
| 著者所属 | ||||||||
| 技術研究組合新情報処理開発機構／現在，日本電気株式会社 | ||||||||
| 著者所属 | ||||||||
| 技術研究組合新情報処理開発機構／現在，三洋電機株式会社 | ||||||||
| 著者所属 | ||||||||
| 三菱電機株式会社先端技術総合研究所 | ||||||||
| 著者所属 | ||||||||
| 筑波大学電子・情報工学系／現在，東京大学 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Real World Computing Partnership/Presently with SANYO Electric Co., Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Real World Computing Partnership/Presently with NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Real World Computing Partnership/Presently with SANYO Electric Co., Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Advanced Technology R&D Center, Mitsubishi Electric Corp. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Institute of Information Science and Electronics, University of Tsukuba/Presently with University of Tokyo | ||||||||
| 著者名 |
廣野, 英雄
× 廣野, 英雄
|
|||||||
| 著者名(英) |
Hideo, Hirono
× Hideo, Hirono
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 超並列計算機において高速な演算処理が実現されると，それに見合った入出力性能が要求される．これを満たすため超並列計算機RWC?1では，その要素プロセッサRICA?1にDMA機能を持った入出力インタフェースを備え，演算処理との干渉のない高速入出力機構を実現している．さらに通信のための相互結合網とは独立に，入出力のための入出力網を設け，通信と入出力が干渉することを防いでいる．入出力網は階層化されており，リングによる小規模な下位網とATMを用いた汎用性が高い上位網からなる．本論文ではRWC?1の入出力機構について，特に下位入出力網の特性を中心に小規模システムでの実機評価を行い，その入出力性能が演算処理によって損なわれることなく十分な性能が得られることを示す． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper introduces an I/O system for massively parallel computer RWC-1 and reports its basic performance.The I/O system mainly consists of external I/O devices,an I/O controller on a RICA-1 (Processing Element Chip),and its two-layered dedicated interconnection network.RWC-1 can transfer I/O data through the I/O system without interfere with instruction executions.We have evaluated performance of I/O system.The results show I/O system has enough performance for I/O data transfer. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN00116647 | |||||||
| 書誌情報 |
情報処理学会論文誌 巻 39, 号 6, p. 1809-1817, 発行日 1998-06-15 |
|||||||
| ISSN | ||||||||
| 収録物識別子タイプ | ISSN | |||||||
| 収録物識別子 | 1882-7764 | |||||||
