バイナリコンパチビリティを保ちながらloopを投機実行するアーキテクチャ

• Item type: National Convention(1)
• 公開日: 1996-09-04
• タイトル: バイナリコンパチビリティを保ちながらloopを投機実行するアーキテクチャ
• タイトル / 言語: en
• タイトル: An Architecture for speculative loop execution with Bianry compatibility
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 東京大学大学院 理学系研究科 情報科学専攻
• 著者所属: 東京大学大学院 理学系研究科 情報科学専攻
• 著者所属: 東京大学大学院 理学系研究科 情報科学専攻
• 著者所属(英): en
• 著者所属(英): Department of Information Science, Faculty of Science, the University of Tokyo
• 著者所属(英): en
• 著者所属(英): Department of Information Science, Faculty of Science, the University of Tokyo
• 著者所属(英): en
• 著者所属(英): Department of Information Science, Faculty of Science, the University of Tokyo
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 現在、Chip内の増え続ける計算資源を有効に利用するためにVLIWやスーパースカラといったアーキテクチャが用いられている。今後とも増加するこの計算資源を商社能化に結び付けるためには従来の方法では限界があり、新たなMIMDアプローチが必要である。・Chip内では従来のプロセッサでは不可能な結合を作ることができ、この性質を利用して、プロセッサ間に跨る大きな依存の解決が可能である。さらに、従来の命令レベルのレイテンシに対しての投機実行という小さな並列性だけでなくloopといった大きな構造に対する投機実行を実現する。これにより、完全に動的依存を排除出来ないloop構造の並列実行が可能となる。さらに、この依存解決を依存の全く排除されていない逐次実行型バイナリで実現することでバイナリコンパチビリティが保つことが可能となる。逐次実行のバイナリを並列実行するためには、loop間の依存関係を保持しなければならない。loop間依存関係のうち、逐次型processorがloop間での値引き渡しを行なうregisterの依存関係はinstructionの履歴により解析できる。本稿では、履歴によって解析できるregisterの依存は解消し、メモリアクセスや分岐の等の履歴からでは解消できない依存関係を動的に検出し投機実行することにより逐次loopの並列実行を行なうアーキテクチャを提案する。さらに、本機能を投機実行機構として付加した共有メモリ型マイクロプロセッサパイロットモデルOCHA-Pro(On-Chip MIMD Architecture Processor)を述べる。
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00349328
• 書誌情報: 全国大会講演論文集; 巻 第53回, 号 アーキテクチャサイエンス, p. 117-118, 発行日 1996-09-04
• 出版者 / 言語: ja
• 出版者: 情報処理学会