WEKO3
アイテム
FPGA回路向けトランスダクション法の拡張
https://ipsj.ixsq.nii.ac.jp/records/130103
https://ipsj.ixsq.nii.ac.jp/records/130103eabdabd3-fe2f-4a16-8fec-8d48b3b3f30b
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001341858.pdf (235.0 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1996-09-04 | |||||
| タイトル | ||||||
| タイトル | FPGA回路向けトランスダクション法の拡張 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Improvement of Transduction Method Designed for FPGAs Network. | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 京都大学大学院工学研究科 | ||||||
| 著者所属 | ||||||
| 京都大学大学院工学研究科 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Dept of Infomation Science, Kyoto University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Dept of Infomation Science, Kyoto University | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | FPGA(Field Programmable Gate Arrays)は、近年になって論理設計の各分野で用いられるようになってきた新しいタイプの素子である。この素子は従来の素子とは異なり、内部の論理ブロックの表現する関数を変更可能であるという特徴を持っており、ユーザの手によって比較的大規模な回路を実現できる素子として注目を集めている。このような背景から、 FPGAの論理設計手法を確立する要求が高まってきている。そこで、従来から用いられてきた論理回路最適化手法であるトランスダクション法の概念を応用したFPGA回路向けの最適化手法を考案し、その後拡張を行った。本稿では、文献の手法を元に後述のエラー補償手続きの適用順序を工夫することで、従来法と比較して面積や論理ブロック間接続コスト、段数などを小さくする手法について述べる | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第53回, 号 アーキテクチャサイエンス, p. 23-24, 発行日 1996-09-04 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
