

ユーザプログラム制御階層メモリシステムの評価*

4K-2

牧 晋広 岡本秀輔 曽和将容†

電気通信大学大学院情報システム学研究科‡

1 はじめに

コンピュータは、一般的に高速で大容量のメモリを必要とする。しかし原理的には、メモリを大容量化するにしたがってメモリのアクセス速度は低下する。この問題を解決する1手段としてメモリを階層化する方法がある。いわゆるキャッシュメモリシステムである。しかし、キャッシュメモリシステムは、キャッシュミスが発生する。プログラムによっては、このキャッシュミスが頻繁に発生し、実行処理能力を大幅に低下させる。キャッシュミスが頻繁に発生する原因の1つに、キャッシュメモリと主メモリの内容の入れ替えを固定アルゴリズムで行っていることがある。

このキャッシュミスを無くすため本システムでは、キャッシュメモリシステムの特徴の1つであるキャッシュメモリと主メモリ間の内容の入れ替えを固定アルゴリズムで行うことを止め、専用のプログラムで実際の演算処理等を行うプログラムと並列に操作することで行う。本稿では、このメモリシステムを3階層のメモリで構成し、ユーザプログラム制御階層メモリシステムと呼ぶ。また、階層メモリ間を操作するプログラムをメモリ操作プログラム (User Program Controlled Hierarchical Memory System:以下 UPCHMS) と呼ぶ。

本稿では、UPCHMS のプログラム及びその特徴について述べた後に、既存のキャッシュメモリと比較することで、その性能を評価する。

*Evaluation of User Program Controlled Hierarchical Memory System

†Nobuhiro MAKI, Shusuke OKAMOTO, Masahiro SOWA

‡Graduate School of Information Systems, University of Electro-Communications, Tokyo, 182 Japan

2 UPCHMS の特徴

キャッシュメモリシステムを備えたロード・ストア型アーキテクチャのプログラムを考える。このアーキテクチャは、レジスタ、キャッシュメモリ、主メモリで構成されるとする。今プログラムを、主メモリの異なるライン上のアドレス A、B、C、D にあるデータ a、b、c、d で、 $(a+b)/(c-a+d-b)$ を行い、その結果を主メモリ上のアドレス F に格納するように動作させるとすると、次のプログラム 1 のようになる。

```

start:
    load A, r0
    load B, r1
    add r0, r1, r1
    store r1, E
    load C, r1
    sub r1, r0, r0
    load D, r1
    add r1, r0, r0
    load r0, r1, r0
    load E, r1
    div r1, r0, r1
    store r1, F
end:

```

図 1: プログラム 1(キャッシュメモリシステムをもつアーキテクチャ用)

キャッシュメモリの総ライン数が3であるとすると、プログラム 1 は2回参照されるアドレス上のデータ E、B が1回の参照で、主メモリにリプレースされる可能性がある。

本研究システム UPCHMS では、プログラム 2 のようになる。プログラム 2 は、3つのプログラムからなる。これらプログラムは、一般的な演算処理を行なう処理プログラム IPU の他に、レジスタ・キャッシュメモリ間のデータの転送を行う IHU、キャッシュメモリ・主メモリ間のデータの転送を行う IMU の2つのメモリ操作プログラムがある。このプログラム内で矢印は命令の先行関係をあらわしている。プログラム 2 で IMU の lhm は、主メモリからキャッシュメモリにデータを転送することを意味している。




図 2: プログラム 2(UPCHMS 用)

これら lhm の数を見てもわかるように、最小限の主メモリからのデータ転送でプログラムを実行している。このように不必要的データ転送を行わないのが、UPCHMS の特徴である。

3 UPCHMS の評価

3.1 評価前提

UPCHMS の性能を評価する。評価項目は以下のとおりである。

1. UPCHMS 上のプログラム毎の実行時間及びキャッシュミスに相当する時間 (データ待ち時間)
2. アプリケーションプログラム sort のデータ数を変化させた場合の実行時間及びデータ待ち時間

ここで、評価方法として、UPCHMS と同容量のキャッシュメモリを持つコンピュータシステム (CMS) と比較を行う。この CMS は、LRU 置換、ライトスルー、1 ブロック 4 ワードで、1 ブロック転送が 200(ns) としている。評価で用いた命令の実行時間は、以下のとおりである。UPCHMS | IPU 80 : IHU 60~80 : IMU 155~170 || CMS | ロード・ストアでヒットする場合 80、ミスの場合 260、ロード・ストア以外の命令 : 60

これらの数値の単位は全て (ns) である。

3.2 評価結果及び考察

表 1 で UPCHMS は、全てのアプリケーションプログラムにおいて CMS よりも高速に実行することを示している。これは、メモリ操作プログラムが効

		add	sort	search	eratos
UPCHMS	実行時間	380490	92755560	8820	2875940
	データ待ち時間	20270	1203460	180	80000

		add	sort	search	eratos
CMS	実行時間	495820	147122405	11570	9896085
	データ待ち時間	125440	51348040	3120	2360540

表 1: 評価 1 アプリケーション別の UPCHMS と CMS の結果 (ns)




図 3: 評価 2 アプリケーション sort のデータ数を変化させた時の UPCHMS と CMS の結果 (ns)

率的に階層メモリ間のデータ転送を行っていることを示している。これは、データ待ち時間を見ても明らかである。

図 3 は、データの数を変えた時の UPCHMS とキャッシュメモリシステムの評価であるが、これを見るとデータの数が多くなるほど UPCHMS の効果が出ていると考えられる。

4 さいごに

ユーザが一般の演算処理の他に階層メモリ間のデータを操作することで、効率的な階層メモリの利用が可能になる、ユーザプログラム制御階層メモリシステムについて説明を行い、評価を行った。評価の結果では、どの項目に対しても、同じ階層メモリ構造を持つ CMS よりも高速に実行することを示した。今回は、階層メモリの中でもデータメモリを中心に評価を行った。これから課題としては、命令メモリに UPCHMS を適用することがある。