WEKO3
アイテム
内部論理補償と入力補償によるFPGA回路設計
https://ipsj.ixsq.nii.ac.jp/records/129901
https://ipsj.ixsq.nii.ac.jp/records/129901458d3f94-4e34-4b1f-a229-a54a714db843
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001330132.pdf (198.1 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1996-03-06 | |||||
| タイトル | ||||||
| タイトル | 内部論理補償と入力補償によるFPGA回路設計 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | FPGA Network Design Utilizing Block Logic Modification and Input Compensation | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 京都大学工学部 | ||||||
| 著者所属 | ||||||
| 京都大学工学部 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Faculty of Engineering, Kyoto University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Faculty of Engineering, Kyoto University | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 近年論理設計の分野では、プログラム可能なゲートアレイ(FPGA:Field Programmable Gate Array)が、その設計の柔軟さのために注目を集めている。そのため、現在ではいろいろなFPGA回路設計手法が考案されている。本稿では、論理回路最適化手法の一つであるトランスダクション法とエラー補償法の概念を応用したFPGA論理回路最適化手法について述べる。トランスダクション法を応用した手法は他にも文献[3]のような手法が考案されているが、本手法は各論理プロッタの内部論理を変更できるというFPGA回路の特徴を最大限に生かしたものであり、内部論理変更を利用した内部補償や、論理プロッタの入力端子の論理関数を変更する入力補償を用いて、FPGA回路の論理プロッタ数最小化などの論理最適化を従来手法より効率よく行えることが特徴である。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第52回, 号 ハードウェア, p. 19-20, 発行日 1996-03-06 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
