WEKO3
アイテム
トレース・ドリブン・シミュレーションによる分岐予測機構の検討
https://ipsj.ixsq.nii.ac.jp/records/128877
https://ipsj.ixsq.nii.ac.jp/records/128877c933177a-8b38-44b4-ba7d-1e644875c191
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
|
Item type | National Convention(1) | |||||
---|---|---|---|---|---|---|
公開日 | 1995-09-20 | |||||
タイトル | ||||||
タイトル | トレース・ドリブン・シミュレーションによる分岐予測機構の検討 | |||||
タイトル | ||||||
言語 | en | |||||
タイトル | A Study of Branch Prediction Strategies using Trace Driven Simulation | |||||
言語 | ||||||
言語 | jpn | |||||
資源タイプ | ||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
資源タイプ | conference paper | |||||
著者所属 | ||||||
東京大学 工学部 | ||||||
著者所属 | ||||||
東京大学 工学部 | ||||||
著者所属 | ||||||
富士通(株) | ||||||
著者所属 | ||||||
東京大学 工学部 | ||||||
著者所属(英) | ||||||
en | ||||||
University of Tokyo, Department of Engineering | ||||||
著者所属(英) | ||||||
en | ||||||
University of Tokyo, Department of Engineering | ||||||
著者所属(英) | ||||||
en | ||||||
Fujitsu LTD. | ||||||
著者所属(英) | ||||||
en | ||||||
University of Tokyo, Department of Engineering | ||||||
論文抄録 | ||||||
内容記述タイプ | Other | |||||
内容記述 | 半導体技術とプロセッサアーキテクチャの改良によってマイクロプロセッサの性能は飛躍的に進歩している。特にスーパーパイプライン構造は処理を複数のステージに分けることで実効的な処理のスループットを上げ、スーパースカラ構造は命令レベルの並列性を抽出して実行する能力を持ち、最近の主流となっている。これらの技術は一連の命令列を連続もしくは同時に実行するために、分岐命令のような制御フローの変更を行なう処理によって命令のストールが生じることがあり、特に複数命令を同時に実行するスーパースカラ構造では大きなペナルティとなる。そこで分岐命令の結果を予測する機構(分岐予測機構)を採り入れてペナルティの軽減を行なうことが常識となってきている。本稿では最近のマイクロプロセッサで採用されている分岐予測機構をトレース・ドリブン・シミュレーションにより定量的に評価する。 | |||||
書誌レコードID | ||||||
収録物識別子タイプ | NCID | |||||
収録物識別子 | AN00349328 | |||||
書誌情報 |
全国大会講演論文集 巻 第51回, 号 ハードウェア, p. 13-14, 発行日 1995-09-20 |
|||||
出版者 | ||||||
言語 | ja | |||||
出版者 | 情報処理学会 |