WEKO3
アイテム
論理回路の最適化及び仕様変更のためのエラー補償型トランスダクション法
https://ipsj.ixsq.nii.ac.jp/records/127989
https://ipsj.ixsq.nii.ac.jp/records/127989b2e682a2-4d0a-4784-b55d-a26f4cf2b50a
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00003118976.pdf (220.6 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1995-03-15 | |||||
| タイトル | ||||||
| タイトル | 論理回路の最適化及び仕様変更のためのエラー補償型トランスダクション法 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Transduction Method Based on Error Compensation for Logic Optimization and Specification Modification | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 京都大学工学部 | ||||||
| 著者所属 | ||||||
| 京都大学工学部 | ||||||
| 著者所属 | ||||||
| 京都大学工学部 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Faculty of Engineering, Kyoto University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Faculty of Engineering, Kyoto University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Faculty of Engineering, Kyoto University | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | VLSIの設計においてCADは、単なる回路の解析支援システムから回路の自動合成システムへと発展してきた。その過程において、数多くの解析・最適化システムが開発され、実用化されてきた。しかし、実際のVLSIの設計過程において回路動作の誤りの修正に膨大な時間と労力がかかる現状にもかかわらず、仕様変更支援システムの開発はほとんどされていない。本稿では、論理回路最適化のために開発されたトランスダクション法の一手法であるエラー補償法を利用して入力を部分的に回路で置き換える方法について検討する。このためエラー補償の改良も行なったためその結果についても報告する。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第50回, 号 ハードウェア, p. 67-68, 発行日 1995-03-15 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
