

3 素子の配置決定

論理設計の次に、半導体チップ上での各素子の配置を決定する。一般にマイクロプロセッサのような回路では全体が特定の機能を持った複数のブロックで構成されており、素子の配置を決定する場合にはまずこのブロックを単位とし、各ブロックの間の配線数を利用して比較的容易に一次配置を決定することが出来る。

rj406 では、まずブロック単位で一次配置の決定を行ない、次にシステム上で実際に配線を行ない必要なチップ面積を求めた。現在使用しているシステムでは全体の列数 (number of columns)、行数 (rows per column)、トランジスタ列の長さ (stages per row、=列の幅) を操作して配置を行なうが、その部分に必要な配線の本数によってトランジスタ領域の間隔が変化するために注意が必要である。配置の最適化はまず初めに最も適当と思われる列数と列ごとの幅を決定し、次に列の上端の未使用領域が最小になるような列ごとの行数の割当を決める。素子は一次元的に行に割り当てられるため、この並び順を操作して配線領域の少ない配置を探してゆく。列の高さに差が出た場合は行数の割当を変更する。チップの回路領域における行や列、配線領域などの関係は次のようである。




図 2: チップの回路領域

配置の最適化はまずブロック単位に行ない、その後ブロック内部や隣接するブロックにおいてゲート単位で行なった。最適化の効果は次のようである。表 1 の auto は

	auto	semi	block	gate
回路領域面積	36.34	31.73	29.12	28.19
配線領域	29.3	24.7	22.1	21.2
チップ総面積	55.20	49.26	46.01	44.81

表 1: 最適化とチップ面積

回路領域面積は配線領域を含み、チップ総面積は回路領域面積を含む。

全てシステムが決定したパラメータを使用し、semi では行と列の値のみ与えた。block ではこれに加えてブロック単位で最適化を行ない、gate ではさらに一部でゲート単位の最適化を行なった。このような階層的な最適化により、十数回程度の試行回数でシステムによる自動配置を利用した場合に比べて 16.8% のチップ面積削減が可能であった。なお、表 2 では semi 以降は同じであるため一括して manu としている。

	col.1	col.2	col.3	col.4	col.5
auto	1.37	0.60	0.60	0.75	0.71
(rows)	17+2R	31	31	33	33
manu	1.31	1.31	1.31	-	-
(rows)	25+R	23+R	28	-	-

表 2: 配置パラメータ

2 段目と 4 段目は各列の幅 (mm)、3 段目と 5 段目は行数。R は RAM を示す。

4 入出力信号

rj406 の端子総数は 100 本あり、その内訳はアドレスバス 32、データバス 32、制御出力 10、割り込み 3、リセット 1、コプロセッサ入力 2、その他入力 3、電源 8、グランド 9 となっている。コプロセッサ関係は分岐用の CPCOND と処理待ち用の CPBUSY、割り込みは通常の IREQ のほかコプロセッサ用の FIREQ とマスク不可能な NMI がある。NMI は FIREQ と同じ動作であるため例外処理にはコプロセッサが必要であるが、復帰不要であれば単独で使用できる。

5 テストベクトル

制御構造が簡素であるため、テストに必要なベクタも小数で済む。回路の全ての信号線が制御できるかを確認するトグル率テストでは、回路の各部に L と H を設定すれば大半のゲートの出力は変化し、最小化はしていないものの 41bit780step で 100% となった。次の回路機能の検証では演算回路などの機能の確認を慎重に行なうため個数が必要であるが、Dpath の他の部分は殆んどレジスタやセレクタであり構成も簡単なため、少ないデータで機能が確認できる。このため機能確認は合計 1800step とした。チップの動作試験では内部信号が観測できないため手数が増えるが、これも 6300step 程度としている。

参考文献

- [1] "Solo 1400 Reference Manual", European Silicon Structures Ltd.
- [2] 清藤ほか, "マイクロプロセッサ rj406", 情報処理学会第 46 回全国大会講演論文集, 6-9, 1993.
- [3] 青柳ほか, "マイクロプロセッサ rj406 のアーキテクチャと評価", 情報処理学会第 47 回全国大会講演論文集, 6-5, 1993.