

細粒度並列処理から見たデータ駆動型プロセッサと 1B-1 制御駆動型プロセッサの比較研究

谷崎 顯 大澤 範高 弓場 敏嗣
電気通信大学大学院情報システム学研究科*

1 はじめに

データ駆動型並列計算機は、問題に内在する命令水準の並列性が抽出できる反面、処理粒度が小さ過ぎるため実質的な計算部分に比べ並列化のための制御部分の命令が多く、十分な性能向上が望めないと指摘されていた。しかし、強連結モデルの導入による実行順序制御・粒度調整により、従来からある大型計算機と同様の実用性・汎用性を持つよう検証されつつある[1, 2]。逐次処理にパイプラインなどの高速化を施した制御駆動型計算機と、データ駆動型並列計算機というアーキテクチャの異なるものを比較する上で、基本的な計算モデルに立ち返った定性的比較[3]だけでなく、具体的にどれだけといった定量的比較が今後求められると思われる。また、並列度を軸として考えた場合この二つのアーキテクチャは両端に位置し、よりパフォーマンスの優れたものがその間にあるのではないか、と筆者らは考えている。本稿では、制御駆動型のプロセッサがデータ駆動型の並列実行を行なうモデルを想定して、並列処理の環境における両者の比較を行った場合について報告する。比較に際して、データ駆動型プロセッサとして電子技術総合研究所で開発された EMC-R、制御駆動型プロセッサとして Sun Microsystems 社の SPARC をとり上げた。

2 比較の方法

クロック数などの実行時間を比較の単位とすることは、実行時間に含まれている PE のアイドリング時間やアーキテクチャ・実装の不適切によるタイムロスなどを並列化によるオーバヘッドと区別して議論できない[4]ため、比較の方法として好ましくない。そこで、マシン命令レベルの実行命令数を比較の単位として選ぶ。並列実行における比較は、SPARC に対して EMC-R と同様な並列処理に関わる機能をソフトウェアによるエミュレートおよびハードウェア(パケット処理ユニット、パケット交換スイッチ)の存在を想定して全実行命令数で行なう。並列実行に必要な機能・機構をソフトウェアにより段階的に実現することで、個々の機能が占める並列実行のための制御にかかる負荷の割合が浮かび上がる。これによ

りデータ駆動型と制御駆動型の並列実行を前提にした全実行命令に占める計算以外の制御に関わる命令の割合がわかり、計算効率のような具体的な metric が得られる。SPARC のための並列実行機能をソフトウェアによりエミュレートする条件(A から F まで 6 種類)は表 1 のとおりである。スレッド切替は、手続き呼びだしある

機構 \ 条件	A	B	C	D	E	F
スレッド切替	○	○	○	○	○	○
待ち合わせ		○	○		○	○
キューイング			○			○
固定長パケット	○	○	○			
可変長パケット				○	○	○

表 1: p-sparc のソフトウェアによる並列実行機構

いはデータ待ちにより発生する処理である。1つの PE で複数のスレッドを扱うために必要。SPARC では call 命令によりプログラムカウンタが変わって別の手続きへ切替わり、記憶領域の移動・コンテクストの切替は save 命令によるレジスタウインドウの切替(記憶領域の切替)による。マッチングは、p-sparc の場合にデータ待ちのスレッドの当該パケットの到着により発生する処理である。2 入力待ち合わせ、1 入力即発火、スレッド起動要求の各ルーチンがある。EMC-R は専用ハードウェアにより、記憶領域を利用した直接待ち合わせ方式が行なわれている。キューイングは、p-sparc の場合にマッチングの完了したデータが CPU 待ちをするために必要な待ち行列処理である。要素を行列に入れる enqueue と行列から取り出す dequeue を考えた。表 2 の機能別の分類では enqueue が mc-待ち合わせに、dequeue が sw-スレッド切替に属する。固定長パケットは EMC-R と同様のタイプ、可変長パケットの場合ひとつのパケットで複数のデータを送り、手続き(関数)の起動要請、引数、戻りアドレスまで 1 度に送ることができる場合を想定している。

3 命令セットアーキテクチャの比較

フィボナッチ数列の第 n 項 $N = fib(n)$ を求める問題で再帰型の例を取り上げる。アセンブリ言語プログラムを機能により以下のように分割・グループ化し、EMC-R と p-sparc でグループ毎に対応付けする。問題固有の計

*Comparison of a data-driven processor and a control-driven processor based on fine-grain parallelism, Ken TANIZAKI, Noritaka OSAWA and Toshitsugu YUBA, Graduate School of Information Systems, The University of Electro-Communications, tanizaki@yuba.is.uec.ac.jp

<i>sr</i>	記憶領域の確保
<i>ca</i>	手続き(関数)を呼ぶ
<i>en</i>	手続きの終り・関数の戻り
<i>r1</i>	<i>return 1</i>
<i>cb</i>	引数の比較・分岐
<i>ad</i>	<i>fib(n-1)+fib(n-2)</i>
<i>sw</i>	スレッドの切替
<i>mc</i>	待ち合わせ

表 2: 機能による分類

算部分は *r1 cb ad*、残りのグループが制御に関わると考えられる。並列化に関わる部分は *ca en sw mc* で、*sw mc* は p-sparc のために加えられた項目である (EMC-R ではハードウェアで実現されている)。

N と全実行命令数 *sum* の関係を、各グループの静的命令数 (*sr* から *mc*) から全実行命令数を換算する以下のような式 (1) で表せる (固定長パケットの場合)。

$$\begin{aligned} \text{sum} = & sr \cdot (2N - 1) + ca \cdot 2(N - 1) + en \cdot (2N - 1) \\ & + r1 \cdot N + cb \cdot (2N - 1) + ad \cdot (N - 1) \\ & + sw \cdot (4N - 3) + mc \cdot 4(N - 1) \end{aligned} \quad (1)$$

機能による分類では、*sw*-スレッドの切替と *mc*-待ち合わせの 2 つの機構がかなりのウェートを占めることがわかる。ただし、待ち合わせはデータフローに特有の条件であり比較の上で一般性はないと思われる。

条件	sum
A	178N-138
B	330N-289
C	430N-373
D	152N-115
E	270N-233
F	336N-282
EM	32N-26
SP	17N-11

表 3: 条件ごとの全実行命令数換算式

式 (1) から各条件での全実行命令数 *sum* はフィボナッチ数 *N* の一次式で表 3 の *sum* 欄のように表せる。*N* は引数 *n* を次数とする式で表されるので、*N* の変移は級数的に変化するが各条件のあいだの関係はどちらの変数を使用しても変わらない。

計算部分が全実行命令数に占める動的な割合を α とする。スレッド切替の差を EMC-R と p-sparc の条件 A の場合および逐次実行の SPARC の場合の $\alpha[EM]$, $\alpha[A]$, $\alpha[SP]$ で比較すると以下のようになる。

$$\begin{aligned} \alpha[EM] &= \{(r1 + 2cb + ad)N - cb - ad\} / sum \\ &= (8N - 5) / (32N - 26) \end{aligned}$$

$$\simeq 0.25 \quad (N \rightarrow \infty) \quad (2)$$

$$\alpha[A] = (10N - 7) / (178N - 138)$$

$$\simeq 0.056 \quad (N \rightarrow \infty) \quad (3)$$

$$\alpha[SP] = (9N - 6) / (17N - 11)$$

$$\simeq 0.53 \quad (N \rightarrow \infty) \quad (4)$$

r1 cb ad は EMC-R, SPARC, p-sparc で静的な命令数に 1 命令しか差がないことから、(2) と (3) の 5 倍近い差は EMC-R と p-sparc(条件 A) のスレッドの起動・切替の制御部分の実現が命令数の差を分けるポイントになるとと考えられる。また、SPARC は逐次実行で、スレッドの切替に当たる *ca*, *en* が 3 命令なのに対して EMC-R の複数の PE による並列実行では *ca*, *en* が 12 命令であることから、(2) と (4) の場合、式では分母に含まれるスレッド切替(の回数)と分子にあたる計算部分の命令数(粒度)のバランスが差を左右する要点と考えられる。

4 おわりに

例にあげた問題は現実的な大規模計算に比べて計算部分が小さい。条件節などによって実行命令数の換算は複雑になることが多い。異なるアーキテクチャを比較するにあたって、ハードウェアの差をマシン命令レベルでシミュレートした命令数で表すという定量的な方法を試みた。今後の課題は、通信部分も含めた問題のモデルを作り、さまざまな条件の統計から一般性を得ることである。

謝辞 本研究を遂行するにあたりデータ駆動型並列計算機 EM-4 の実行環境を御提供頂いた、通産省電子技術総合研究所情報アーキテクチャ部計算機方式研究室の諸氏に感謝いたします。

参考文献

- [1] S.Sakai, Y.Yamaguchi, K.Hiraki, Y.Kodama and T.Yuba, "An architecture of a dataflow single-chip processor," *Proc. 16th Annual Symp. on Comp. Arch.*, 46-53, 1989.
- [2] Y.Yamaguchi, S.Sakai, K.Hiraki, Y.Kodama and T.Yuba, "An architectural design of a highly parallel dataflow machine," *Proc. IFIP. Congress 89*, 1155-1160, 1989.
- [3] P. C. Treleaven, D. R. Brownbridge and P. W. Routenback, "Data-driven and demand-driven computer architecture," *ACM Computing Survey*, Vol.14, No.1, 93-143, 1982.
- [4] Arvind, D.E.Culler and K.Ekanadham, "The price of asynchronous parallelism: An analysis of dataflow architectures," *Proc. CONPAR88*, 541-555, 1988.