WEKO3
アイテム
電子回路シミュレーションの粗粒度/近細粒度階層的並列手法
https://ipsj.ixsq.nii.ac.jp/records/127831
https://ipsj.ixsq.nii.ac.jp/records/1278316370b220-9de7-4924-a2d5-26a63d784d3d
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001334227.pdf (237.7 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1995-03-15 | |||||
| タイトル | ||||||
| タイトル | 電子回路シミュレーションの粗粒度/近細粒度階層的並列手法 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Hierarchal Parallel Procesing of Electronic Circuit Simulation with Coarse and Near Fine Grain Tasks | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 早稲田大学理工学部 | ||||||
| 著者所属 | ||||||
| 早稲田大学理工学部 | ||||||
| 著者所属 | ||||||
| 早稲田大学理工学部 | ||||||
| 著者所属 | ||||||
| 早稲田大学理工学部 | ||||||
| 著者所属 | ||||||
| 早稲田大学理工学部 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| School of Science and Engineering, Waseda University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| School of Science and Engineering, Waseda University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| School of Science and Engineering, Waseda University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| School of Science and Engineering, Waseda University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| School of Science and Engineering, Waseda University | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 近年の半導体技術の進歩と共にVLSIの集積度は上昇し、回路の設計と検証に多くの時間とコストが必要になっている。中でも電子回路のシミュレーションに要する時間の短縮は重要な課題の一つである。従来より直接法を用いた電子回路シミュレーションの並列処理では、回路分割により粗粒度タスクを生成し、分割回路をプロセッサに割り当てて粗粒度並列処理を行なう方法が研究されてきた。本稿では、回路の自動分割を行ない、分割回路間での粗粒度並列処理と、分割回路内における直接解法のステートメントレベル近細粒度並列処理を、階層的に組み合わせる並列処理手法を提案する。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第50回, 号 ソフトウェア, p. 37-38, 発行日 1995-03-15 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
