WEKO3
アイテム
Verilog-HDLを用いた言語設計教育事例(1) : カリキュラムの概要
https://ipsj.ixsq.nii.ac.jp/records/127004
https://ipsj.ixsq.nii.ac.jp/records/12700421c1d7ba-7c90-4fe6-b2d4-81ef7361fd9f
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001340505.pdf (130.1 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1994-09-20 | |||||
| タイトル | ||||||
| タイトル | Verilog-HDLを用いた言語設計教育事例(1) : カリキュラムの概要 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | An Introduction calculam for ASIC design by HDL (1) | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 横河電機(株)EDA開発センター | ||||||
| 著者所属 | ||||||
| 横河電機(株)EDA開発センター | ||||||
| 著者所属 | ||||||
| 横河電機(株)EDA開発センター | ||||||
| 著者所属 | ||||||
| 横河電機(株)EDA開発センター | ||||||
| 著者所属 | ||||||
| 横河電機(株)EDA開発センター | ||||||
| 著者所属 | ||||||
| (株)横河総合研究所ASIC部 | ||||||
| 著者所属 | ||||||
| (株)横河総合研究所ASIC部 | ||||||
| 著者所属 | ||||||
| (株)横河総合研究所ASIC部 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Yokogawa Electric Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Yokogawa Electric Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Yokogawa Electric Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Yokogawa Electric Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Yokogawa Electric Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Yokogawa Research Institute Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Yokogawa Research Institute Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Yokogawa Research Institute Corporation | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 半導体プロセスの微細化と、ニーズの高度化により、ASICの集積規模は今後ますます大規模化していくものと考えられる。大規模ASICの設計は、回路図入力による設計では対応できなくなってきているため、HDLと論理合成ツール、自動配置配線ツールを用いたトップダウン設計が今後のASIC設計の主流になると考えられる。また、パソコン上で動作するHDLシミュレータや論理合成ツールの登場によって、HDLは身近なものとなってきているが、回路図入力からHDL設計に転向する中堅技術者や、新入社員の教育の教材として、適当なものがなかった。各種のツールのセミナーや、トップダウン設計の講習会を個別に受けただけでは、実際の設計に必要な実力を付けることは難しい。従来の回路図入力による設計法から、トップダウン設計に移行するためにはいくつかのハードルがあることがわかった。これらの問題点を解決するために、トップダウン設計のための教育カリキュラムを開発した。本報告では、現状の問題点の分析と教育カリキュラムの概要について述べる。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第49回, 号 ハードウェア, p. 105-106, 発行日 1994-09-20 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
