

# SIMD型超並列計算機SM-1の アレイコントローラー

7G-2

乾 陽介 喜島 正 松田 元彦 六車 伸治  
住友金属工業(株)

## 1はじめに

現在プロトタイプが稼働中である超並列計算機SM-1は、1024個のプロセッサーモジュール(P.E.)と1Gバイト(1M\*1024)のメモリーを持つSIMD型超並列計算機である。

本稿では、SM-1に於けるP.E.アレイとそのローカルメモリーの制御を行うアレイコントローラーのアーキテクチャについて述べる。

## 2 SM-1システム構成




図1 SM-1システム構成図

図1がSM-1のシステム構成図で、フロントエンドプロセッサー(FEP: SPARC 25MHz)とSM-1の構成を下記に述べる。

### (1) P.E.

1つのP.E.は8ビットALUとレジスタセットを持ち、3種類の通信機能(2次元メッシュ、ORバス、シャッフルエクスチェンジ)をサポートする。4つのP.E.は6万ゲートのゲートアレイに実装されている。

### (2) FEPとの2種類の接続

コプロセッサーI/F接続によりSPARCの命令をフェッチし並列用に拡張されたコプロセッサー命令(マクロ命令)だけをSM-1のアレイコントローラーに送出する。バス接続によりSM-1内のアレイコントローラー等の制御を行う。

### (3) 実装

ボード アレイコントローラーボードがP.E.アレイを制御  
16枚のP.E.ボードに1024個のP.E.  
I/Oボードは、ネットワーク、I/Oサポート

Array Controller of SIMD Parallel Processor SM-1

Yousuke INUI, Tadashi KISHIMA, Motohiko MATSUDA

Shinji MUGURUMA

SUMITOMO Metal Industries,LTD

各ボードはユーロ規格9Uサイズ  
クロック 20MHz(同期動作)

## 3 アレイコントローラー




図2 アレイコントローラーボード

### 3.1 全体概要

アレイコントローラーは、基本的に次の2つの機能をもっている。

1) マクロ命令に対応するマイクロコードの実行。  
ロード/ストア命令。  
演算命令(整数演算、浮動小数点演算、通信等)

ブランチ命令

2) ローカルメモリーの制御。

リフレッシュ

P.E.アクセス制御

FEPアクセス制御

図2がアレイコントローラーの構成概要図で、4つのブロックで構成されている。

#### (1) マクロ命令ディスパッチャブロック

コプロセッサーインターフェイスから送られてきたマクロ命令を受け取り対応するマイクロ命令の先頭アドレスをマイクロシーケンサーに渡し、マイクロ命令を起動する。

#### (2) マイクロシーケンサーブロック

P.E.チップを制御するためのマイクロコードを実行し、ローカルメモリアクセス関連の命令である時には、メモリーシーケンサーを起動する。

#### (3) メモリーシーケンサーブロック

全体で1Gバイトのローカルメモリーの制御を行い、マクロ命令の並列アクセス命令及びFEPからのシリアル(通常)アクセス命令を実現する。

#### (4) VME I/F ブロック

### 3.2 マクロ命令ディスパッチブロック

以下に示す3つの部分で構成されている。

#### 1) 命令リードバッファ

マイクロ命令実行中、次の命令1つは、書き込み可能で、自動的に転送される。

#### 2) 命令トレースバッファ

受け取った命令列を1KワードのFIFOバッファに保持する事ができトレースされた命令を読み取る事が可能。

#### 3) 命令ディスパッチテーブル

マクロ命令に対するマイクロ命令の先頭アドレスの変換テーブル。

命令トレースバッファから読み出した並列命令を逆アセンブルして表示する機能を持つことは、システムデバッグに有効である。

FEPから送られてくるマクロ命令データは、最大64ビット構成で、コプロセッサーインターフェイスと接続される信号の種類は次の3種類である。

#### (1) マクロ命令32ビット

コプロセッサーI/Fでフェッチされた並列拡張命令。

#### (2) マクロデータ32ビット

並列ロード/ストア命令の際に、付加される。

: ロードストア時のローカルメモリーアドレス

: ブロードキャスト用の32ビットデータ

リダクション命令時、PEアレイからのデータをFEPに返す。

#### (3) 制御ライン 3線ハンドシェイク

### 3.3 マイクロシーケンサーブロック

マイクロプログラムコード領域は、220ビット幅で32Kワード構成である。FEPからコードのロードとシーケンサーの起動制御、デバッグ用ブレークポイントの設定、及びシングルステップ実行等が可能である。

マクロ命令に対応するマイクロプログラムに起動がかかると一連のプログラムされたコードが実行される。マイクロプログラムの信号種別は下表に示す。

- 1) PEチップコントロール  
(ALU、通信等)
- 2) PEレジスターコントロール  
(マクロ命令からの取り出し)
- 3) ローカルメモリー起動関係
- 4) シーケンス制御 (インターロック)
- 5) レジスターつき32ビットALUチップ制御
- 6) イミディエイトデータ32ビット

### 3.4 メモリーシーケンサーブロック

図3に示すように各PEが持つ1Mバイトのローカルメモリーは、32ビットの物理データ幅でアクセスされ、7ビットのECCビットを持っている。したがってローカルメモリーは、1ビット誤り訂正、2ビット誤り検出される事で保護される。




図3 PEとローカルメモリー  
メモリーシーケンサーは、メモリーからのロードが終了していないレジスターを参照する場合、メモリーシーケンサーが終了するまで待つ。ストアはライトバッファをもっているのでインターロックしない。

起動要求は、3種類がある。

#### 1) マクロ命令のアクセス

##### 直接アドレス

全PE同じアドレスをアクセスする。

連続する4ワードを高速ページモードアクセス。

##### 間接アドレス

アクセスアドレスは、PEが保持するアドレスを出力。

#### 2) FEPよりのアクセス

ワードモード ダブルワードモード PEモード

DMAモード

#### 3) リフレッシュ

エラー検出

### 3.5 VMEインターフェイスブロック

FEPからVMEバスを経由して各ブロックの制御を行う。DMAコントローラーを搭載しており、ローカルメモリーとFEPメインメモリーとのDMAもサポートする。

## 4 おわりに

現在2台のプロトタイプが順調に稼働中であり、各アプリケーションの開発及びベンチマークテストを実施中である。

## 参考文献

[1] 松田、湯浅：S IMD型超並列計算機SM-1（仮称）の概要とその性能、情報処理学会研究報告、92-ARC-87、August,1992

[2] 松田、湯浅：S IMD型超並列計算機SM-1、情報処理学会第47回全国大会7G-1、1993