WEKO3
アイテム
Varchsyn(8) : タイミング最適化II
https://ipsj.ixsq.nii.ac.jp/records/123891
https://ipsj.ixsq.nii.ac.jp/records/1238918a05c621-189a-4893-a95b-e751c1f53721
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001337738.pdf (165.8 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1993-03-01 | |||||
| タイトル | ||||||
| タイトル | Varchsyn(8) : タイミング最適化II | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Varchsyn(8) : Timing Optimization II | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| NEC | ||||||
| 著者所属 | ||||||
| NEC | ||||||
| 著者所属 | ||||||
| NEC | ||||||
| 著者所属 | ||||||
| NEC | ||||||
| 著者所属 | ||||||
| NEC | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| NEC Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| NEC Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| NEC Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| NEC Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| NEC Corporation | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 半導体市場での高クロック周波数で動作するLSIへの要求が高まり、クリティカルパスの遅延削減が大きな問題となっている。論理合成は合成結果の回路の遅延が、指定された遅延制約を満足することを目的にタイミング最適化処理を行なう。本稿では、論理合成システムVarchsynにおけるテクノロジーに依存したタイミング最適化手法について述べる。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第46回, 号 ハードウェア, p. 169-170, 発行日 1993-03-01 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
