

URR を用いた浮動小数点乗算回路の設計と評価 および VLSI への実装

葛 毅[†] 阿部 公輝[†] 浜田 穂積[†]

本論文では、URR (Universal Representation of Real numbers) を用いた 32 ビット浮動小数点乗算回路の IEEE 規格との比較と VLSI への実装について述べる。URR とは浮動小数点数値表現法の 1 つである。URR は指数部と仮数部を可変長とすることで、IEEE 規格に比べてはるかに大きな値や小さな値を表現することを可能としている。しかし、可変長であることから指数部と仮数部の分離/結合処理を行う回路を必要とする。本論文では URR を実装する際の回路量を評価している。主に次について述べる (1) URR を用いた浮動小数点乗算回路の構成と分離/結合を行う回路構成の詳細な検討 (2) 各構成要素の最適化 (3) IEEE 規格の浮動小数点乗算回路との比較。IEEE 規格との比較の結果、遅延時間で 1.66 倍、面積で 2.52 倍となった。なお、加算回路では遅延時間で 1.68 倍、面積で 2.44 倍となった。また、設計した乗算回路の試作チップを作成した。試作チップの主な製造条件は、CMOS 0.6 μm 、4.5 mm 角である。設計は Verilog-HDL で行い、論理合成に DesignCompiler (Synopsys 社)、配置配線に AquariusXO (Avanti 社) を使用した。

Design and Evaluation of URR Floating-point Multiplier and Its VLSI Implementation

TAKESHI KATSU,[†] KÔKI ABE[†] and HOZUMI HAMADA[†]

In this paper we describe the design and VLSI implementation of a 32 bit floating-point multiplier where numbers are represented in an internal form named URR (Universal Representation of Real numbers) by the inventor. With exponential and mantissa parts of variable lengths, URR allows representation of much larger and smaller values than the IEEE standard. The variable length property, however, necessitates separation and combination of the exponential and mantissa parts. We investigate the cost of implementing URR by (1) designing a 32 bit multiplier with circuits for the separation and combination, (2) optimizing the components, and (3) comparing the results with IEEE standard implementation. The investigation reveals that the circuit complexity of URR multiplier is 1.66 times in delay and 2.52 times in area compared with that of IEEE multiplier. The costs of URR adder are also investigated in the same way, and found to be 1.68 and 2.44 for delay and area, respectively, taking IEEE adder's costs as the units. We realized the URR multiplier in a 4.5 mm square VLSI chip with CMOS 0.6 μm fabrication rule. The design tools used are Verilog-HDL for description, DesignCompiler for synthesis, and AquariusXO for placement and routing.

1. はじめに

IEEE754 規格の浮動小数点数値表現¹⁾では、指数部と仮数部のビットが固定して割り当てられている。URR (Universal Representation of Real numbers^{2),3)}と呼ばれる浮動小数点数値表現法では、指数部と仮数部を可変長として、指数部に多くのビットを割り当てることを可能にすることで、同じビット数では、IEEE 規格に比べて、はるかに小さな値や大きな

値を表現することを可能としている。しかし、指数部と仮数部が可変長であることから、演算を行うためには、指数部と仮数部の分離や結合処理を行う回路が必要となり回路量が増える。

URR を用いた演算回路の回路量を評価するため、32 ビット浮動小数点乗算回路を設計した。浮動小数点数の演算では、乗算は仕組みが簡単であるため、設計が比較的容易であり、指数部と仮数部の分離/結合を行う回路の構成を詳細に検討するのに都合が良い。なお、加算の場合についても設計し評価を行っている。性能評価は、論理合成ツールを用いて回路を作成し、その面積と遅延時間の数値を用いて、IEEE 規格との比較

[†] 電気通信大学情報工学科
Department of Computer Science, The University of
Electro-Communications

をすることで行った．合成に用いたセルライブラリは CMOS 0.6 μm ルールである．ライブラリは VDEC (大規模集積システム設計教育研究センター) より提供されたものである．さらに, 設計した乗算回路のチップを試作した．設計は Verilog-HDL⁴⁾で行い, 論理合成に DesignCompiler (Synopsys 社), 配置配線に AquariusXO (Avanti 社) を使用した．本論文では主に次について述べる (1) URR を用いた浮動小数点乗算回路の構成と分離/結合を行う回路構成の詳細な検討 (2) 各構成要素の最適化 (3) IEEE 規格の浮動小数点乗算回路との比較．

本論文では, 2章で URR の概要, 3章で URR 乗算回路の基本構成, 4章で「符号なし」版 URR 乗算回路の構成, 5章で分離/結合回路の構成, 6章で「符号なし」版のモジュールの性能, 7章で「符号あり」版 URR 乗算回路の構成, 8章で IEEE 規格との比較, 9章で加算回路の比較, 10章で試作チップ, を述べる．

2. URR の概要

URR は指数部と仮数部の長さが可変であることが大きな特徴である．指数部と仮数部の境界は指数部の最上位ビットからの '0' または '1' の連続の個数を数えることで分かる仕組みになっている．ビット列は IEEE 規格と同様, 「符号部」「指数部」「仮数部」の順である．符号部は 1 ビットで '0' のとき正, '1' のとき負である．実装において注意する性質としては (1) IEEE 規格では指数部がゲタばき表現されているだけでそのまま演算できるのに対し, URR では指数部が特殊なビットパターンとなっているため, 演算の可能な 2 の補数表現に変換しなければならないこと, さらに「指数部」が同一のビットパターンであっても, 値の正/負により表す「指数値」が異なり, 変換方法が異なること (2) IEEE 規格では仮数が正数であるのに対し, URR では 2 の補数表現を $1 \leq f < 2$, $-2 \leq f < -1$ の条件で正規化し, ケチ表現したものを仮数部としていること (3) 符号の反転が符号ビットの反転ではなく, ビット列全体の 2 の補数をとること, がある．

3. URR 乗算回路の基本構成

浮動小数点数の演算では通常, 指数部と仮数部を分離して各々に対して演算を行うが, URR では境界が可変であることから, 指数部と仮数部を分離する際, (1) 境界を見つける (2) 指数部と仮数部を分離する, という処理を必要とし, また, 指数部と仮数部の結合のため, 同様の処理を演算後にも必要である．この分離/結合処理を行う部分を以下では「分離回路」「結合




図 1 URR 乗算回路の基本構成

Fig. 1 Basic structure of URR multiplier.

回路」と呼ぶ．後で述べる IEEE 規格との比較における分かりやすさのため, 正規化をする部分は結合回路から外した．図 1 に乗算回路の場合の概念図を示す．

また, IEEE 規格では仮数部は正数で表現されているため, 仮数部の乗算は符号なし乗算アルゴリズムを用いている．一方, URR では, 仮数部が 2 の補数で表現されているため, 仮数部の乗算に符号なし/符号あり乗算のどちらを用いるかにより, 分離/結合回路の構成が違ってくる．

符号なし乗算アルゴリズムを用いた場合は, IEEE 規格に基づいた乗算回路を参考にして, 分離/結合回路を付け加える形で URR 乗算回路全体を構成できるため, 実装が比較的容易であり, 分かりやすい．しかし, URR では仮数部が 2 の補数で表現されているため, 仮数部を 2 の補数表現から正数に変換しなければならない．この場合, URR ではビット列の 2 の補数をとることで符号反転ができるという性質を利用して, 値が負の場合は正の値にして乗算を行い, 乗算結果が負となる場合には, 乗算結果の 2 の補数をとるようにすれば, 乗算回路自体は正数どうしの乗算の場合のみを考えるだけでよい．

一方, URR では仮数部が 2 の補数で表現されているため, 仮数部の乗算に符号あり乗算アルゴリズムを用いれば, 指数部と仮数部の分離をした際, 分離された仮数部をそのまま使用できるため 2 の補数をとる必要がなく効率が良い．しかし構成が複雑になる．

この各々を以下では「符号なし」版「符号あり」版と呼ぶ．「符号なし」版は実装に用いた回路構成であり「符号あり」版は回路量の評価に用いた構成である．以下, まず分かりやすい「符号なし」版の構成を説明し, 次に「符号あり」版を説明する．

4. 「符号なし」版 URR 乗算回路の構成

「符号なし」版 32 ビット URR 乗算回路モジュール `urr_mul` のブロック図を図 2 に示す．実装した回路はこの「符号なし」版である．網目の部分が分離/結合回路である．それぞれモジュール `SEPARATE`, `COMBINE` とする．

乗算は, まず, モジュール `comp` でオペランドの 2 の補数をとっておく．次に, `mux` でオペランドの符号




図2 URR乗算回路の構成
Fig. 2 Structure of URR multiplier.

表1 「指数値」と「指数部」との対応表

Table 1 Correspondence between "exponent values" and "exponent parts".

指数値 (31 bit 2の補数表現)	指数部	
	値が正の場合	値が負の場合
$1 \cdot \cdot 10 x_{n-2} \cdot \cdot x_1$ $\underbrace{\hspace{10em}}_{n-2}$	$0 \cdot \cdot 0 1 x_{n-2} \cdot \cdot x_1$ $\underbrace{\hspace{10em}}_n \quad \underbrace{\hspace{10em}}_{n-2}$	$1 \cdot \cdot 1 0 x_{n-2} \cdot \cdot x_1$ $\underbrace{\hspace{10em}}_n \quad \underbrace{\hspace{10em}}_{n-2}$
111...110x ₁	0001x ₁	1110x ₁
111...1110	001	110
111...1111	01	10
000...0000	10	01
000...0001	110	001
000...001x ₁	1110x ₁	0001x ₁
$0 \cdot \cdot 01 x_{n-2} \cdot \cdot x_1$ $\underbrace{\hspace{10em}}_{n-2}$	$1 \cdot \cdot 1 0 x_{n-2} \cdot \cdot x_1$ $\underbrace{\hspace{10em}}_n \quad \underbrace{\hspace{10em}}_{n-2}$	$0 \cdot \cdot 0 1 x_{n-2} \cdot \cdot x_1$ $\underbrace{\hspace{10em}}_n \quad \underbrace{\hspace{10em}}_{n-2}$

ビットにより値が正であるものを選ぶ。正の値となったものを separate で指数部と仮数部を分離し、指数値と仮数値に変換する。adder で指数値の加算を行い、mul で仮数値の乗算を行う。normal で指数値と仮数値の正規化を行い、combine で指数部、仮数部への変換と結合をして、IEEE 規格の nearest モードで丸めを行う。それから分離回路の場合と同様に、結合した値の2の補数を comp でとっておき、演算結果が負の場合は2の補数をとったものを選択し、出力とする。nan は非数の場合の表である。以上の流れと並列に、nan の表を引いて、非数の場合の結果を作っておき、結果が非数となる場合は、nan の結果を出力とし、ns を1とする。分離/結合回路の本体である separate と combine の構成については次章で詳しく述べる。

5. 分離/結合回路の構成

この章では separate, combine の構成について述べる。表1に指数の変換の際に使用する「指数値」と「指数部」との対応表を示す。表中 $x_i \in \{0, 1\}$ である。「指数部」とは URR の指数フィールドのことで




図3 separateのブロック図
Fig. 3 Blockdiagram of separate.




図4 prienc_sの構造の概念図
Fig. 4 Conceptual structure of prienc_s.

あり、「指数値」とは指数部の表す値を2の補数で解釈したもののことである。

5.1 モジュール separate の構成

モジュール separate は実際に分離を行う部分である。separate は、プライオリティエンコーダ (prienc_s) で境界を調べ、シフタ (shifter_s) でその値に基づいて指数部、仮数部を切り出して、残りのモジュールで指数部を対応する指数値に変換する。ブロック図を図3に示す。

簡単のため、まず、クリティカルパスである仮数部の切り出しを行う、prienc_s から shifter_s のパスの構造から考える。まず、prienc_s で境界を調べる。境界は指数部の先頭からの '0' または '1' の連続の数から分かる。指数部の先頭が '0' の場合は、ビット列全体を反転させておき、'1' の連続の場合についてのみ調べる。ビット長を N とすると prienc_s では、'1' の連続を半分ずつ見ていくことにより、 $\log_2 N$ 段で連続の個数を5ビットにエンコードする。概念図を図4




図5 仮数部の取り出しの回路構成

Fig. 5 Circuit for extracting mantissa part.

に示す．図中の大きな長方形は符号部を除いて，最下位ビットに 0 を付け加えたビット列である．長方形の網目部がすべて ‘1’ であるかどうかを見ていき，‘1’ の連続の個数を 5 ビットにエンコードする．

shifter_s では，prienc_s でエンコードされた値に基づいて，入力されたビット列をパレルシフタを用いて左シフトすることにより，仮数部を取り出す．パレルシフタは 5 段である．プライオリティエンコーダで 5 ビットにエンコードされた値は ‘1’ の連続の数である．この数を $n[4:0]$ とすると，指数部は $2n-1$ ビットであるから (表 1)， $2n-1$ ビット左シフトすることで，仮数部を取り出すことができる．シフトでは， $n[i]$ が立っている場合は 2^i を表しているから， $2^i \times 2 = 2^{i+1}$ ビットシフトすることで， $2n$ ビットシフトすることができる．ただし，ここでシフトしたい数は $2n-1$ であるから，シフトするどころか 1 カ所で定数 -1 を加えておけばよい．指数部は少なくとも 2 ビット以上あり， n は 0 となることはないので， n の各ビットの少なくとも 1 つは 1 が立っているから，-1 ビットシフト (1 ビット右シフト) だけがされることはない．

ここで，prienc_s では， $n[4]$ から $n[0]$ の順に，上位ビットから先に決まるので，shifter_s では， n の上位ビット，つまり $n[4]$ から先に使用してシフトしていくことで，遅延をオーバーラップさせることができる．ブロック図を図 5 に示す．図では $n[0]$ によるシフトの際に -1 を加えて， $2n[0]-1$ ビットシフトとしている．また， n が 1 のときの指数部のビット長は $2n-1=1$ ではなく 2 であるため，この場合は別に作っておき，最後に選択する．以上の構成から分離回路は時間的に $O(\log N)$ である．

次に，指数値の取り出しについて述べる．指数値の取り出しは，まず，指数部を取り出して，次に取り出した指数部に対応する指数値 (2 の補数表現) に変換することで行う．指数部の取り出しは，先の仮数部の取り出しと同じである．つまり，シフタ (shifter_s) のビット長を倍に拡張することで，仮数部と同時に指数




図6 モジュール combine のブロック図

Fig. 6 Block diagram of combine.

部を取り出すことができる．この場合，指数部の取り出しにおけるシフトの際に，符号部を除いた指数部の最上位ビットを拡張する必要がある．次に取り出した指数部に対応する指数値に変換する．今は値が正の場合しかないので，表 1 の正の場合だけを考える．表 1 の実装は，prienc_s の出力 n に基づいて，下位から数えて $n-1$ ビット目以上のビットは反転し， $n-2$ ビット目より下位のビットはそのままにするで行う．具体的には，まず，取り出された指数部の各ビットを反転させたものを作っておき，マルチプレクサで「反転させたもの」と「そのままのもの」を選択する．各マルチプレクサの制御は， n を用いて下位から $n-1$ ビット目以上は 1， $n-2$ ビット目以下は 0 となるような 31 ビットの信号を作る論理回路 (exp_s) で行う．

5.2 モジュール combine の構成

モジュール combine は指数部と仮数部を結合し，丸めを行うモジュールである．ブロック図を図 6 に示す．

結合は，まず，プライオリティエンコーダ prienc_c で prienc_s と同様に，31 ビット長の「指数値」の最上位ビットからの ‘0’ または ‘1’ の連続の個数を半分ずつ数えて，エンコードしておく．この連続の個数を m とすると「指数部」のビット長 l は $l = 63 - 2m$ である (表 1)．次にこの「指数値」とケチ表現の 1 を取り除いた仮数値をつなげておき，シフタ shifter_c で $31-l = 31 - (63 - 2m) = 2m - 32$ ビット左シフトしたものの上位 31 ビットを切り出す．この構成は，separate と同様にして prienc_c で ‘0’ または ‘1’ の連続の個数をビット列を半分ずつにして数えていき，shifter_c にパレルシフタを使用して， $2m - 32$ ビットシフトする際に，先に決定される m の上位ビットから使用することで遅延をオーバーラップさせることができる．それから指数値を指数部に変換する．これは，先の「切り出された 31 ビット」のビット列の上位から $n+1 = 33 - m$ ビットを反転させればよい．構成は separate の場合と同様にして「切り出された 31 ビット

ト」の各ビットを反転させたものを作っておき、それを 31 個のマルチプレクサで選択する。各マルチプレクサの制御は上位から数えて $33 - m$ ビット目以上が 1, $34 - m$ ビット目以下が 0 となるような 31 ビットの出力をする論理回路 (`exp_c`) で行う。この場合、クリティカルパスを考えると「31 ビットに切り出すためのシフト」と「指数値から指数部のビットパターンへの変換」が、順番に直列にくるため、`separate` と比べると、遅延時間が増える。しかし、乗算回路であることを考えると、`prienc_c`, `exp_c` の遅延は (乗算器) - (加算器) の遅延時間の部分にオーバーラップさせることができる。さらに、「指数値から指数部への変換」は指数値だけで行えることから「31 ビットに切り出す」前にこの処理を行えば、NOT ゲートとマルチプレクサ (`mux31`) の遅延もオーバーラップさせることができる。構成は、変換を行う `exp_c`, NOT ゲート、マルチプレクサをシフトの前に持ってきて、`exp_c` を $m + 1$ ビット目以上が 1, それ以下が 0 となるような 31 ビットの出力をする論理回路とすればよい。しかし、この構成では `prienc_c` と `shifter_c` とのオーバーラップができないため、指数と仮数の演算時間があまり変わらない加算回路の場合では先の構成とする方がよい。以上のことから「結合」は「分離」とほぼ同じぐらいの遅延時間となる。

次に丸めについて述べる。丸めは図 6 の網目のモジュールで行う。IEEE 規格の `nearest` モードで考える。丸めはまず、`judge_c` で、先のプライオリティエンコードによりエンコードされた指数部のビット長の値 $l = 63 - 2m$ から、仮数値の下限を調べ、丸めの判定を行う。 $31 - l$ が仮数部のビット長であるから、仮数値の最上位ビットから $31 - l$ ビット目が仮数部の下限である。この下限のビットから順に p_0, r とし $33 - l$ ビット目以下の論理和を s として `nearest` モードの判定式 $((r \vee p_0) \wedge (r \vee s))$ で丸めの判定を行う。この判定は上の結合処理と並列に行え、また、遅延が `shifter_c` に比べて小さいため遅延時間の増加はない。次に上の判定に基づいて `round_c` で 1 を足す。1 を足す場合、IEEE 規格では仮数部の 23 ビットに 1 を足せばよいが、URR では再度分離するのは非効率であり、また、分離しても 30 ビット長の仮数部に 1 を足すことになるため、32 ビット長のビット列全体に 1 を足した方が効率がよい。こうすれば、桁上がり指指数部に伝搬し、2 度目の正規化を必要としない。丸めを行わなければ `round_c` 分の遅延を減らすことができる。

表 2 「符号なし」版モジュールの性能

Table 2 Performance summary of unsigned version.

モジュール	実装した回路		最適化した回路	
	面積 (μm^2)	遅延 (ns)	面積 (μm^2)	遅延 (ns)
SEPARATE	356,972	4.20	350,860	3.00
COMBINE	746,172	8.68	428,413	4.00
separate	297,199	1.99	251,317	2.00
combine	686,399	6.47	264,036	3.00
comp	41,992	1.99	51,755	1.00
normal	85,969	2.00	112,958	1.00
adder	102,877	2.89	96,685	2.00
mul	4,587,211	6.63	-	-
mux	17,781	0.22	17,781	0.22
nan	39,055	4.54	-	-
urr_mul	6,293,009	22.60	-	-

6. 「符号なし」版モジュールの性能

モジュール `urr_mul` の各モジュールの性能を表 2 に示す。表 2 中の「実装した回路」は試作チップの実装に用いた回路のことであり、「最適化した回路」は後で示す性能評価のために各モジュールを最適化したものである。数値には配線遅延は含まれていない。実装した回路の性能は、最適化したものに比べて、かなり冗長なものとなっている。最も回路規模の大きかったモジュール `mul` はアルゴリズムに冗長 2 進加算木⁵⁾を用いた乗算器で面積は全体の約 73% を占めた。また、実装に用いた回路によるセルの使用頻度で重みをつけた、セル 1 個あたりの面積は約 $294 \mu\text{m}^2$ 、遅延時間は約 0.13 ns であった。

一方、最適化した回路では、最適化が合成ツールの性質に左右されることから、大きく分けて 2 通りの方針で最適化を行った。1 つは、回路構成を詳細に検討して、その構造による記述を作成して合成する方法である。もう 1 つは、その動作をする回路の記述を、できる限りシンプルに動作記述したものを作成し、合成する方法である。たとえば、`separate` の仮数部を取り出す部分は関数 `f` を用いて次のようにほぼ case 文 1 文で記述している。

```
casex(p_in[30:0])
31'b10?????????????????????????????????????????
  f={1'b1,in[28:0]};
31'b110?????????????????????????????????????????
  f={1'b1,in[27:0],1'b0};
31'b1110?????????????????????????????????????????
  f={1'b1,in[25:0],3'b0};
(以下略)
```

`in[30:0]` は入力されるオペランドから符号部の 1 ビットを取り除いたものである。`p_in[30:0]` は

in[30:0] の 0 または 1 の連続の数を 1 の場合のみとしたもので、0 の場合はビット列全体を反転させたものである。指数値の取り出しは関数が返す値を拡張すればよい。

この両者はどちらも動作記述レベルの記述であるため厳密には合成ツールの性能に依存しているが、前者の場合、合成ツールは記述された回路構成を基にして、その細部を最適化する傾向にあり、ある程度その構造が保持される面があるため、この回路構成を意識した記述で合成した回路の性能と比較することで、後者のシンプルな記述で合成した回路の性能をある程度見極めることができる。最も最適な回路を求めることは難しいが、以上のように比較検討することで、モジュールの性能の限界に近づくことができる。separate, combine の最適化はこのようにして行った。その結果、シンプルな記述により得られた回路の性能がわずかに良かった。これは、合成ツールがライブラリの約 400 個ほどあるセルの性能を見ながら合成しているためゲートレベルでの最適化がなされやすいこと、使用した合成ツールのコンパイル能力が高いこと、モジュールが組合せ回路であるため、合成ツールによる圧縮が効率的に行われたことなどが考えられる。comp, normal, adder は基本的には加算回路である。加算は Verilog 演算子 '+' で記述し合成ツールにより作成した桁上げ先見加算器であるが、4 ビットごとの桁上げ先見回路で構成したものとより性能が良いことを確認している。mux はマルチプレクサのセルを単純に 32 個並べたものでこれが最良である。

また、回路は遅延時間により面積が変化し、面積と遅延時間が反比例する傾向にある。モジュールを評価する際には、この曲線のどの点をとるかが問題となる。直観的には原点に最も近いものが良いと考えられるが、これではスケールのとり方に影響され一定でない。そこで、「面積と遅延時間の積」により性能を評価した。積が小さい程性能が良い。厳密ではないが、経験的には反比例より傾斜がきつい ($x^n y = const, (n \geq 1)$) ため、面積と遅延時間の割合が極端なものよりバランスが良いものの方が積が小さくなる傾向がある。このことから、直観的にも性能が良いと感じられるものを選ぶことができる。表 2 はこのようにしていくつかの合成データから選択した数値である。

7. 「符号あり」版 URR 乗算回路の構成

試作では「符号なし」版を用いたが、本来は分離/結合回路において 2 の補数をとる必要がない「符号あり」版で設計すべきである。以下「符号なし」版との

違いについて図 1 の各構成要素ごとに述べる。

分離回路では、仮数値の切り出しは先に検討した separate の構造とほとんど同じである。separate で切り出された仮数部のビット列は分離前に全体の 2 の補数をとらなければ 2 の補数であるから、演算を符号あり乗算で行えばそのまま扱える。仮数値の決定の速度がクリティカルパスであるから遅延時間は separate とほぼ同等である。一方、指数値の取り出しは、シフトして切り出された指数部から対応する指数値に変換する必要があり、また、表す値が負の場合の変換処理が追加される。しかし、負の場合は先の separate の構成における \exp_s で、下位から数えて $n-1$ ビット目以下を 1 とすればよい(表 1)ため、separate よりもわずかに回路量が増加するのみである。

乗算器では、仮数部が 2 の補数で表現されているため、ケチ表現を付け加える際に、値が正であれば 01 を、負であれば 10 の 2 ビットを指数部の上位ビットに付け加える。このため、乗算器は符号あり 31 ビット乗算となる。

正規化では f を「仮数値」とすると、URR における正規化の規則、 $1 \leq f < 2, -2 \leq f < -1$ より、乗算結果は $-4 < f \times f < -1, 1 \leq f \times f \leq 4$ であるため、シフトする数の場合分けが「符号なし」版より増えることから回路量が少し増加する。

結合回路では、結合を行う部分は分離回路と同様、指数値から指数部への変換で値が負の場合を実装しなければならないが、負の場合は先の分離回路と同様にして \exp_c を構成すればよいから combine に比べて回路量がわずかに増える程度である。丸めは IEEE 規格の nearest モードで考えると、「符号なし」版と同様である。IEEE 規格では判定の論理式 $((r \vee p_0) \wedge (r \vee s))$ が真となった場合に 1 を仮数に加算する。「符号なし」版では仮数値が正の場合しかないの、同様にして同じ論理式で判定できる。「符号あり」版では仮数値が 2 の補数表現されているが、2 の補数に対する nearest モードの判定の論理式は先の正の場合と同じである。つまり、先の論理式を「符号あり」版の乗算結果に適用した場合の判定と、ビットを 2 の補数として解釈して nearest モードの意味(基本的には四捨五入で境界の場合には切り捨てると奇数となる場合だけ切り上げて偶数にする)を考えた場合の結果とが一致するため、「符号あり」版でも同じ論理式で判定できる。1 の加算では URR でビット列全体を解釈した場合の値の大小関係が、それを 2 の補数として見た場合と同じであるため「符号なし」版と同様ビット列全体に 1 を加算すればよい。




図7 IEEE規格の乗算回路の基本構成

Fig. 7 Basic structure of IEEE multiplier.

表3 構成要素の比較

Table 3 Comparison between IEEE and URR multiplier components.

構成要素	IEEE	URR
分離回路 (Sep)	必要なし (-)	必要あり (<code>separate_urr</code>)
乗算器 (Mul)	24ビット乗算 (<code>mul24_ieee</code>)	31ビット乗算 (<code>mul31_urr</code>)
加算器 (Adder)	8ビット加算 (<code>adder8_ieee</code>)	31ビット加算 (<code>adder31_urr</code>)
正規化 (Normal)	8ビット加算 (<code>normalize_ieee</code>)	31ビット加算 (<code>normalize_urr</code>)
結合回路 (Comb)	丸めに対応 (<code>rounding_ieee</code>)	必要あり (<code>combine_urr</code> , <code>combineRN_urr</code>)

8. URR と IEEE 規格の比較

IEEE規格との比較のため、URRとIEEE規格の各々で乗算回路を設計した。URRについては「符号あり」版である。図1と対応させたIEEE規格の乗算回路の構成を図7に示す。IEEE規格では非正規化数の処理(漸進アンダーフロー)が必要であるが、非正規化数は頻繁に現れるものではないことから、一般的には例外処理としている¹⁾ためここでは考えない。丸めは両方ともIEEEのnearestモードとしている。

表3に各構成要素の対応表と対応するモジュール名を示す。以下、各構成要素ごとにそれぞれ比較検討する。

分離回路はURRでは必要であるが、IEEE規格では対応するモジュールはない。

クリティカルパスである仮数の乗算を行う乗算器では、IEEE規格の場合、仮数はゲタを加えた24ビットであるから、24ビットどうしの乗算器でよいのに対し、URRでは、切り出した仮数値は31ビットであるから、31ビットどうしの乗算器を必要とする。この乗算のビット長の違いは、URRがIEEE規格に比べて回路量が増える主な要因である。

指数の加算を行う加算器では、IEEE規格の場合、指数は8ビットであるから、8ビットどうしの加算器でよいのに対し、URRでは、切り出した指数値は31ビットであるから、31ビットどうしの加算器を必要とする。よって、IEEE規格の方がURRに比べてピッ




図8 URRとIEEEの性能比較結果(乗算)

Fig. 8 Results of performance comparison between URR and IEEE multipliers.

表4 遅延時間が最小なものによる比較(乗算)

Table 4 Performance comparison of the fastest circuits.

モジュール	遅延 (ns)	面積 (μm^2)	遅延比	面積比
ieee	5.59	1,322,153	1.00	1.00
urr	9.30	3,332,134	1.66	2.52

ト数が小さいため遅延の小さい加算器になる。しかし、指数の加算はクリティカルパスではないため、URRで面積が少し増える程度である。

正規化での処理は、仮数の左シフトと指数への加算であり、遅延が大きいのは指数への加算である。IEEE規格の場合、指数部が8ビットであるから、8ビットの加算で遅延時間が決まるのに対し、URRでは、指数部が31ビットであるため、31ビットの加算で遅延時間が決まるためIEEE規格に比べ遅延時間が大きくなる。

結合回路は主に「結合」と「丸め」、それともなう「2度目の正規化」を行っている部分である。IEEE規格でこれに対応する部分は、「丸め」と「2度目の正規化」である。表3にはモジュールが2つあるが、`combine_urr`が丸めなし、`combineRN_urr`が丸めありの結合回路である。URRで丸めを行わなければ、IEEEでの対応する回路はなく、URRでは約1nsの遅延時間短縮となる。

8.1 URRとIEEE規格の性能比較結果

図8、表4にURRとIEEE規格の性能比較結果を示す。図中、urrがURR乗算回路、ieeeがIEEE規格の乗算回路である。乗算器はURRとIEEEではビット長が主な違いであるから比較の正確さのため、URR、IEEEで同一のアルゴリズムに固定している。乗算器は2次のbooth法とWallace-Treeを組み合わせたものを用いている。データはすべてのモジュールの階層を壊して合成しているため、モジュール間の遅




図9 各モジュールの性能：乗算器を除く（上），乗算器（下）
Fig. 9 Performance of modules except multipliers (top) and multipliers (bottom).

延オーバーラップは行われており、また冗長な論理などのロスは取り除かれている。表4は図8中遅延時間が最小なものによる比較である。面積に比べて遅延時間が重視される傾向にあることから、全体では遅延時間が最小のもので比較した。

8.2 モジュールの性能比較結果

乗算器を除いた各モジュールの性能比較を図9上に示す。図はできるかぎり最適化した回路である。図中 adder32 は 32 ビットの桁上げ先見加算器である。adder32 を基準として比較すると、separate_urr では遅延時間はあまり変わらないが、面積が倍以上になっている。これは、分離の処理でパレルシフトに加えてプライオリティエンコーダが必要であるためである。combineRN_urr では丸めも行っているため、さらに丸め判定回路と 1 の加算回路の回路量が増えている。丸めを行わない combine_urr は separate_urr とほぼ同じである。normalize_urr は 31




図10 構成要素ごとの比較結果：遅延時間（上），面積（下）
Fig. 10 Results of comparison between URR and IEEE components, delay (top) and area (bottom).

ビットに 1 または 2 を加算する回路と、判定の回路であり、adder32 に比べて遅延時間で少し小さい。adder31_urr は 31 ビット加算器でほぼ同じである。rounding_ieee は丸め判定、丸め（23 ビットの 1 加算）、2 度目の正規化（8 ビットの 1 加算）が順に行われるもので、adder32 に比べて面積が半分程度である。normalize_ieee は 8 ビットの 1 加算であるためかなり小さい。adder8_ieee は 8 ビットの加算器であり面積、遅延ともかなり小さい。

図9下に乗算器の性能比較を示す。乗算器はどちらも 2 次の booth 法と Wallace-Tree を組み合わせたものである。2 次の booth 法は部分積を通常に比べ半分に減らす方法である。この組合せは高速乗算器のアルゴリズムの中では比較的性能が良い。図中、mul24_ieee が IEEE の 24 ビット長乗算器、mul31_urr が URR の 31 ビット長乗算器である。比較的高速なアルゴリズムを使用したこともあり、ビット長の違いが遅延時間ではあまり表れず、面積に大きく出ている。

8.3 構成要素ごとの比較結果

図10に各構成要素ごとの比較結果を示す。図9の各モジュールのデータの中から積が最小なものを選択して、そのモジュールを対応する構成要素としている。Adder (adder8_ieee, adder31_urr) は乗算器に比べて遅延が小さくなる程度に面積を優先させた桁




図 11 URR と IEEE の性能比較結果 (加算)

Fig. 11 Results of performance comparison between URR and IEEE adders.

表 5 遅延時間が最小なものによる比較 (加算)

Table 5 Performance comparison of the fastest circuits.

モジュール	遅延 (ns)	面積 (μm^2)	遅延比	面積比
ieee	6.63	1,020,747	1.00	1.00
urr	11.13	2,495,548	1.68	2.44

上げ先見加算器としている．Total は合計である．遅延は $\text{Total} = \text{Sep} + \text{Mul} + \text{Normal} + \text{Comb}$ ，面積は $\text{Total} = (\text{Sep} \times 2) + \text{Mul} + \text{Adder} + \text{Normal} + \text{Comb}$ である．図ではモジュール間の冗長成分が取り除かれているためそれよりも小さくなっている．

図 10 上より遅延時間では Mul が最も大きい．比較では Sep, Mul, Comb の比が大きいことが分かる．Adder は大きいように見えるがクリティカルパスでないため Total に加算されず問題ない．Total での比は 1.66 倍であった．

図 10 下より面積でも Mul がほとんどを占めている．IEEE 規格では Total の面積が Mul とほぼ等しい．比較では Sep, Mul, Comb で比が大きく，その他はあまり差がない．Total での比は 2.52 倍であった．分離回路が 2 つ必要であることや，乗算器のビット長の違いが面積では比が開いたこと，Comb の比が面積では大きいことなどで遅延時間の Total に比べて比が大きくなっている．

9. 加算回路の比較

加算回路の性能比較のため，乗算回路の場合と同様にして，IEEE 規格と URR とでそれぞれ浮動小数点加算回路を Verilog-HDL を用いて設計し，Design Compiler を用いて合成した．丸めは乗算の場合と同様，どちらも IEEE の nearest モードとしている．合成結果を図 11，表 5 に示す．表 5 は図 11 中遅延時間が最小のものである．乗算回路と比べると遅延時間が少し




図 12 作成したレイアウト

Fig. 12 Fabricated VLSI layout.

大きくなっている．IEEE の場合を考えると，加算回路での桁合わせの仮数のシフト，仮数の加算，加算結果が負の場合の 2 の補数をとる回路，正規化での仮数のシフトが，乗算回路の乗算器に対応している．乗算では乗算器に比較的高速なアルゴリズムを採用していることもあり，乗算に比べてわずかに遅延時間が大きくなった．URR 加算回路では仮数が 2 の補数表現されているため，上の 4 つの操作の中の「加算結果が負の場合の 2 の補数をとる回路」が必要ないが，各々の操作でビット長が長いために乗算回路の場合と同程度の差が出ている．

10. 試作チップ

試作チップの主な製造条件は，CMOS 0.6 μm ，PolySi₂ 層，メタル配線 3 層，チップサイズ 4.5 mm 角，信号ピン数 87，である．設計した URR 乗算回路は 32 ビットであるため， $32 \times 3 = 96$ の IO ピンが必要であるが，試作チップの IO ピン数 (87) の制約により，IO ピンを時分割で用いている．合成結果は，21,446 セル使用し，インバータ換算で 39,880 であった．配置配線で作成したレイアウトを図 12 に示す．単一階層でレイアウトを作成している．結果は，Core 部が配置可能な領域の約 68% を占めた．図 12 より，設計がチップサイズに対し，比較的大きなものであることが分かる．試作チップは現在測定中であるが，いくつかのデータを与えた結果，動作することを確認している．

11. おわりに

本論文では，主に回路量の視点から乗算回路の場合における URR と IEEE 規格との比較について述べた．その結果，遅延時間で 1.66 倍，面積で 2.52 倍となっ

本チップ試作は東京大学大規模集積システム設計教育研究センターを通しローム (株) および凸版印刷 (株) の協力で行われたものである．

た．乗算回路であることから，乗算器が大きいこともあり遅延時間ではあまり差は出なかった．面積では差が2倍以上と大きくなった．さらに加算回路の場合の比較についても示し，遅延で1.68倍，面積で2.44倍となった．

IEEEでは仮数が絶対値，URRでは2の補数であるという大きな違いがあるが，これによる実装上の得失は，加算回路の場合にURRで仮数の加算結果が負となるときに2の補数をとる必要がない分だけ若干効率が良いが違いはほとんどなかった．また，URRの大きな特徴は，指数部と仮数部が可変長であるために絶対値の大きな値や小さな値を表すことができる点であるが，その境界情報を0または1の連続の数が持っていることから，分離/結合でプライオリティエンコーダとシフトという操作を必要とする．境界情報を0または1の連続の数に持たせるのではなくはじめから境界位置情報のフィールドを作っておきそこに数値として置いておけば⁶⁾，プライオリティエンコーダを必要とせずシフトのみでよいため，広い範囲の値を表現できるという性質を持ったまま分離/結合回路をさらに高速にすることができる．しかしこの場合は，URRの性質である，長さの異なるデータ間の相互変換が容易であるという長所^{2),3)}を利用できなくなる．

URRは表せる値の範囲が大きいことから，計算過程で数値が大きく変化するような数値計算などには有効である．本論文では，URRの評価のための1つの材料として乗算回路/加算回路の回路量の評価を示した．

謝辞 本論文をまとめるにあたり，各種CADツール，セルライブラリなどチップ試作の様々な環境を提供していただいたVDECおよび関係者の方々，試作チップ設計の情報交換を行うVDECのメーリングリストで，多くの助言をいただいた広島市立大学越智裕之先生はじめ皆様，回路構成について多くの貴重な助言をいただいた，電気通信大学中川圭介教授，鶴田三敏氏〔現(株)LSIシステムズ〕に深く感謝いたします．

参 考 文 献

- 1) Hennessy, J.L. and Patterson, D.A.: *Computer Architecture: A Quantitative Approach*, 2nd ed, Morgan Kaufmann (1996).
- 2) Hamada, H.: A New Real Number Representation and Its Operation, *Proc. 8th Symposium on Computer Arithmetic* (1987).
- 3) 浜田穂積: 二重指数分割に基づくデータ長独立実数値表現法 II, 情報処理学会論文誌, Vol.24, No.2, pp.149-156 (1983).

- 4) Thomas, D.E. and Moorby, P.R.: *The Verilog Hardware Description Language*, 2nd ed, Kluwer Academic Pub (1995).
- 5) 高木直史, 安浦寛人, 矢島修三: 冗長2進加算木を用いたVLSI向き高速乗算器, 電子通信学会論文誌, Vol.J66-D, No.6, pp.683-690 (1983).
- 6) 松井正一, 伊理正夫: あふれのない浮動小数点表示方式, 情報処理学会論文誌, Vol.21, No.4, pp.306-313 (1980).

(平成11年10月29日受付)

(平成12年2月4日採録)



葛 毅

1974年生．1997年電気通信大学情報工学科卒業．1999年同大学大学院博士前期課程修了．現在，同大学院博士後期課程在学中．コンピュータアーキテクチャ，VLSI設計，浮動小数点演算，算術演算アルゴリズム等の研究に従事．



阿部 公輝(正会員)

1946年生．1971年横浜国立大学大学院工学研究科電気工学専攻修士課程修了．1974年東京大学大学院理学系研究科物理学専攻博士課程単位取得退学．同年電気通信大学電子計算機学科助手．1980～1982年カーネギーメロン大学客員研究員．1990年電気通信大学情報工学科助教授，現在に至る．理学博士．コンピュータアーキテクチャ，VLSI設計，コンピュータネットワーク等の研究に従事．電子情報通信学会，IEEE各会員．



浜田 穂積(正会員)

1938年生．1964年京都大学工学部数理工学科卒業．同年(株)日立製作所入社．中央研究所，システム開発研究所に所属．1989年より電気通信大学電気通信学部情報工学科教授，大学院電気通信学研究科研究指導担当．理学博士．主な著書・編書:「PASCAL入門」,「近似式のプログラミング」,「アルゴリズム辞典」(共編)．プログラミング言語とその処理系，関数近似，計算機内部の数値表現とその処理方式に興味を持ち，研究している．ACM, IEEE Computer Society, 日本数学会, 日本応用数理学会各会員．