URR を用いた浮動小数点乗算回路の設計と評価 および VLSI への実装

本論文では,URR(Universal Representation of Real numbers)を用いた32ビット浮動小数点 乗算回路のIEEE規格との比較とVLSIへの実装について述べる.URRとは浮動小数点数値表現法 の1つである.URRは指数部と仮数部を可変長とすることで,IEEE規格に比べてはるかに大きな 値や小さな値を表現することを可能としている.しかし,可変長であることから指数部と仮数部の分 離/結合処理を行う回路を必要とする.本論文ではURRを実装する際の回路量を評価している.主に 次について述べる(1)URRを用いた浮動小数点乗算回路の構成と分離/結合を行う回路構成の詳細 な検討(2)各構成要素の最適化(3)IEEE規格の浮動小数点乗算回路との比較.IEEE規格との比 較の結果,遅延時間で1.66倍,面積で2.52倍となった.なお,加算回路では遅延時間で1.68倍,面 積で2.44倍となった.また,設計した乗算回路の試作チップを作成した.試作チップの主な製造条件 は,CMOS 0.6µm,4.5mm角である.設計はVerilog-HDLで行い,論理合成にDesignCompiler (Synopsys社),配置配線にAquariusXO(Avanti社)を使用した.

Design and Evaluation of URR Floating-point Multiplier and Its VLSI Implementation

TAKESHI KATSU,[†] KÔKI ABE[†] and HOZUMI HAMADA[†]

In this paper we describe the design and VLSI implementation of a 32 bit floating-point multiplier where numbers are represented in an internal form named URR (Universal Representation of Real numbers) by the inventor. With exponential and mantissa parts of variable lengths, URR allows representation of much larger and smaller values than the IEEE standard. The variable length property, however, necessitates separation and combination of the exponential and mantissa parts. We investigate the cost of implementing URR by (1) designing a 32 bit multiplier with circuits for the separation and combination, (2) optimizing the components, and (3) comparing the results with IEEE standard implementation. The investigation reveals that the circuit complexity of URR multiplier is 1.66 times in delay and 2.52 times in area compared with that of IEEE multiplier. The costs of URR adder are also investigated in the same way, and found to be 1.68 and 2.44 for delay and area, respectively, taking IEEE adder's costs as the units. We realized the URR multiplier in a 4.5 mm square VLSI chip with CMOS 0.6 μ m fabrication rule. The design tools used are Verilog-HDL for description, DesignCompiler for synthesis, and AquariusXO for placement and routing.

1. はじめに

IEEE754 規格の浮動小数点数値表現¹⁾では,指数部 と仮数部のビットが固定して割り当てられている. URR(Universal Representation of Real numbers $\gamma^{2),3)}$ と呼ばれる浮動小数点数値表現法では,指数 部と仮数部を可変長として,指数部に多くのビットを 割り当てることを可能にすることで,同じビット数で は,IEEE 規格に比べて,はるかに小さな値や大きな 値を表現することを可能としている.しかし,指数部 と仮数部が可変長であることから,演算を行うために は,指数部と仮数部の分離や結合処理を行う回路が必 要となり回路量が増える.

URRを用いた演算回路の回路量を評価するため,32 ビット浮動小数点乗算回路を設計した.浮動小数点数 の演算では,乗算は仕組みが簡単であるため,設計が 比較的容易であり,指数部と仮数部の分離/結合を行 う回路の構成を詳細に検討するのに都合が良い.なお, 加算の場合についても設計し評価を行っている.性能 評価は,論理合成ツールを用いて回路を作成し,その 面積と遅延時間の数値を用いて,IEEE 規格との比較

[†] 電気通信大学情報工学科 Department of Computer Science, The University of Electro-Communications

をすることで行った.合成に用いたセルライブラリは CMOS 0.6 µm ルールである.ライブラリは VDEC (大規模集積システム設計教育研究センター)より提 供されたものである.さらに,設計した乗算回路の チップを試作した.設計は Verilog-HDL⁴⁾で行い,論 理合成に DesignCompiler (Synopsys 社),配置配線 に AquariusXO(Avanti 社)を使用した.本論文で は主に次について述べる(1)URR を用いた浮動小 数点乗算回路の構成と分離/結合を行う回路構成の詳 細な検討(2)各構成要素の最適化(3)IEEE 規格の 浮動小数点乗算回路との比較.

本論文では、2章で URR の概要、3章で URR 乗算 回路の基本構成、4章で「符号なし」版 URR 乗算回 路の構成、5章で分離/結合回路の構成、6章で「符号 なし」版のモジュールの性能、7章で「符号あり」版 URR 乗算回路の構成、8章で IEEE 規格との比較、9 章で加算回路の比較、10章で試作チップ、を述べる、

2. URR の概要

URR は指数部と仮数部の長さが可変であることが 大きな特徴である.指数部と仮数部の境界は指数部の 最上位ビットからの '0' または '1' の連続の個数を数え ることで分かる仕組みになっている.ビット列は IEEE 規格と同様「符号部」「指数部」「仮数部」の順であ る. 符号部は1ビットで '0' のとき正, '1' のとき負で ある.実装において注意する性質としては(1)IEEE 規格では指数部がゲタばき表現されているだけでその まま演算できるのに対し, URR では指数部が特殊な ビットパターンとなっているため,演算の可能な2の 補数表現に変換しなければならないこと、さらに「指 数部」が同一のビットパターンであっても,値の正/ 負により表す「指数値」が異なり,変換方法が異なる こと(2) IEEE 規格では仮数が正数であるのに対し, URR では 2 の補数表現を 1 < f < 2, -2 < f < -1の条件で正規化し、ケチ表現したものを仮数部として いること(3)符号の反転が符号ビットの反転ではな く,ビット列全体の2の補数をとること,がある.

3. URR 乗算回路の基本構成

浮動小数点数の演算では通常,指数部と仮数部を分離して各々に対して演算を行うが,URR では境界が可変であることから,指数部と仮数部を分離する際, (1)境界を見つける(2)指数部と仮数部を分離する, という処理を必要とし,また,指数部と仮数部の結合 のため,同様の処理を演算後にも必要である.この分離/結合処理を行う部分を以下では「分離回路」,結合



回路」と呼ぶ.後で述べる IEEE 規格との比較におけ る分かりやすさのため,正規化をする部分は結合回路 から外した.図1に乗算回路の場合の概念図を示す.

また, IEEE 規格では仮数部は正数で表現されてい るため, 仮数部の乗算は符号なし乗算アルゴリズムを 用いている.一方, URR では, 仮数部が2の補数で 表現されているため, 仮数部の乗算に符号なし/符号 あり乗算のどちらを用いるかにより, 分離/結合回路 の構成が違ってくる.

符号なし乗算アルゴリズムを用いた場合は,IEEE 規格に基づいた乗算回路を参考にして,分離/結合回 路を付け加える形でURR 乗算回路全体を構成できる ため,実装が比較的容易であり,分かりやすい.しか し,URR では仮数部が2の補数で表現されているた め,仮数部を2の補数表現から正数に変換しなければ ならない.この場合,URR ではビット列の2の補数 をとることで符号反転ができるという性質を利用して, 値が負の場合は正の値にして乗算を行い,乗算結果が 負となる場合には,乗算結果の2の補数をとるように すれば,乗算回路自体は正数どうしの乗算の場合のみ を考えるだけでよい.

一方,URR では仮数部が2の補数で表現されてい るため,仮数部の乗算に符号あり乗算アルゴリズムを 用いれば,指数部と仮数部の分離をした際,分離され た仮数部をそのまま使用できるため2の補数をとる必 要がなく効率が良い.しかし構成が複雑になる.

この各々を以下では「符号なし」版「符号あり」版 と呼ぶ「符号なし」版は実装に用いた回路構成であ り「符号あり」版は回路量の評価に用いた構成である. 以下,まず分かりやすい「符号なし」版の構成を説明 し,次に「符号あり」版を説明する.

4. 「符号なし」版 URR 乗算回路の構成

「 符号なし」版 32 ビット URR 乗算回路モジュー ル urr_mul のブロック図を図 2 に示す.実装した回 路はこの「符号なし」版である.網目の部分が分離/ 結合回路である.それぞれモジュール SEPARATE, COMBINE とする.

乗算は,まず,モジュール comp でオペランドの2 の補数をとっておく.次に,mux でオペランドの符号





表1 「指数値」と「指数部」との対応表 Table 1 Correspondence between "exponent values" and "exponent parts".

and exponent parts .				
指数值(31 bit	指数部			
2 の補数表現)	値が正の場合 値が負の場			
$1 \cdot \cdot 10 \underbrace{x_{n-2} \cdot \cdot x_1}_{}$	$\underbrace{0 \cdot 0}_{0 \cdot 0} 1 \underbrace{x_{n-2} \cdot x_1}_{1 \cdot 1 \cdot$	$\underbrace{1 \cdots 1}_{1 \cdots 1} 0 \underbrace{\overline{x_{n-2} \cdots x_1}}_{1 \cdots 1}$		
n-2	n n-2	n n-2		
$111 \cdot \cdot \cdot 110x_1$	$0001x_1$	$1110\overline{x_{1}}$		
$111 \cdot \cdot \cdot 1110$	001	110		
$111 \cdots 1111$	01	10		
$000 \cdots 0000$	10	01		
$000 \cdot \cdot \cdot 0001$	110	001		
$000 \cdots 001 x_1$	$1110x_1$	$0001\overline{x_1}$		
$0 \cdot \cdot 01 \underbrace{x_{n-2} \cdot \cdot x_1}_{}$	$\underbrace{1 \cdot \cdot 1}_{1 \cdot \cdot 1} 0 \underbrace{x_{n-2} \cdot \cdot x_1}_{1 \cdot \cdot 1}$	$\underbrace{0 \cdot \cdot 0}_{} 1 \underbrace{\overline{x_{n-2} \cdot \cdot x_1}}_{}$		
n - 2	n $n-2$	n $n-2$		

ビットにより値が正であるものを選ぶ.正の値となっ たものを separate で指数部と仮数部を分離し,指数 値と仮数値に変換する.adder で指数値の加算を行 い,mul で仮数値の乗算を行う.normal で指数値と 仮数値の正規化を行い,combine で指数部,仮数部 への変換と結合をして,IEEE 規格の nearest モード で丸めを行う.それから分離回路の場合と同様に,結 合した値の2の補数を comp でとっておき,演算結 果が負の場合は2の補数をとったものを選択し,出力 とする.nanは非数の場合の表である.以上の流れと 並列に,nanの表を引いて,非数の場合の結果を作っ ておき,結果が非数となる場合は,nanの結果を出 力とし,nsを1とする.分離/結合回路の本体である separate と combine の構成については次章で詳し く述べる.

5. 分離/結合回路の構成

この章では separate, combine の構成について 述べる.表1に指数の変換の際に使用する「指数値」 と「指数部」との対応表を示す.表中 $x_i \in \{0,1\}$ で ある「指数部」とは URR の指数フィールドのことで



図 3 separateのプロック図 Fig. 3 Blockdiagram of separate.



図4 prienc_sの構造の概念図 Fig.4 Conceptual structure of prienc_s.

あり「指数値」とは指数部の表す値を2の補数で解釈 したもののことである.

5.1 モジュール separate の構成

モジュール separate は実際に分離を行う部分 である.separate は、プライオリティエンコーダ (prienc_s)で境界を調べ、シフタ(shifter_s)でそ の値に基づいて指数部、仮数部を切り出して、残りの モジュールで指数部を対応する指数値に変換する.ブ ロック図を図3に示す.

簡単のため,まず,クリティカルパスである仮数部 の切り出しを行う,prienc_sからshifter_sのパス の構造から考える.まず,prienc_sで境界を調べる. 境界は指数部の先頭からの'0'または'1'の連続の数 から分かる.指数部の先頭が'0'の場合は,ビット列 全体を反転させておき,'1'の連続の場合についての み調べる.ビット長をNとするとprienc_sでは,'1' の連続を半分ずつ見ていくことにより,log₂N段で連 続の個数を5ビットにエンコードする.概念図を図4



に示す.図中の大きな長方形は符号部を除いて,最下 位ビットに0を付け加えたビット列である.長方形の 網目部がすべて'1'であるかどうかを見ていき,'1'の 連続の個数を5ビットにエンコードする.

shifter_sでは, prienc_sでエンコードされた値に 基づいて,入力されたビット列をバレルシフタを用い て左シフトすることにより,仮数部を取り出す.バレ ルシフタは5段である.プライオリティエンコーダで 5ビットにエンコードされた値は '1' の連続の数であ る.この数を n[4:0] とすると,指数部は 2n-1 ビット であるから(表1),2n-1ビット左シフトすることで, 仮数部を取り出すことができる.シフトでは,n[i]が 立っている場合は 2^i を表しているから , $2^i \times 2 = 2^{i+1}$ ビットシフトすることで, 2n シフトすることができ る.ただし,ここでシフトしたい数は2n-1である から,シフトするどこか1カ所で定数-1を加えてお けばよい.指数部は少なくとも2ビット以上あり, n は0となることはないので, nの各ビットの少なくと も1つは1が立っているから,-1ビットシフト(1 ビット右シフト)だけがされることはない.

ここで, prienc_s では, n[4]からn[0]の順に,上 位ビットから先に決まるので, shifter_s では, nの 上位ビット,つまりn[4]から先に使用してシフトして いくことで,遅延をオーバラップさせることができる. ブロック図を図5に示す.図ではn[0]によるシフトの 際に-1を加えて,2n[0] - 1ビットシフトとしている. また,nが1のときの指数部のビット長は2n - 1 = 1ではなく2であるため,この場合は別に作っておき, 最後に選択する.以上の構成から分離回路は時間的に $O(\log N)$ である.

次に,指数値の取り出しについて述べる.指数値の 取り出しは,まず,指数部を取り出して,次に取り出 した指数部を対応する指数値(2の補数表現)に変換す ることで行う.指数部の取り出しは,先の仮数部の取 り出しと同じである.つまり,シフタ(shifter_s)の ビット長を倍に拡張することで,仮数部と同時に指数



Normality Fig. 6 Blockdiagram of combine.

部を取り出すことができる.この場合,指数部の取り 出しにおけるシフトの際に,符号部を除いた指数部の 最上位ビットを拡張する必要がある.次に取り出した 指数部を対応する指数値に変換する.今は値が正の場 合しかないため,表1の正の場合だけを考える.表1 の実装は,prienc_sの出力nに基づいて,下位から 数えてn-1ビット目以上のビットは反転し,n-2ビット目より下位のビットはそのままにすることで行 う.具体的には,まず,取り出された指数部の各ビッ トを反転させたものを作っておき,マルチプレクサで 「反転させたもの」と「そのままのもの」を選択する. 各マルチプレクサの制御は,nを用いて下位からn-1ビット目以上は1,n-2ビット目以下は0となるよう な31ビットの信号を作る論理回路(exp_s)で行う.

5.2 モジュール combine の構成

モジュール combine は指数部と仮数部を結合し, 丸めを行うモジュールである.ブロック図を図 6 に 示す.

結合は,まず,プライオリティエンコーダ prienc_c で prienc_s と同様に , 31 ビット長の「指数値」の最 上位ビットからの '0' または '1' の連続の個数を半分 ずつ数えて,エンコードしておく.この連続の個数を mとすると「指数部」のビット長lはl = 63 - 2mで ある(表1).次にこの「指数値」とケチ表現の1を 取り除いた仮数値をつなげておき,シフタ shifter_c で 31 - l = 31 - (63 - 2m) = 2m - 32 ビット左シフ トしたものの上位 31 ビットを切り出す.この構成は, separate と同様にして prienc_c で '0' または '1' の 連続の個数をビット列を半分ずつにして数えていき、 shifter_c にバレルシフタを使用して, 2m - 32ビッ トシフトする際に,先に決定される mの上位ビット から使用することで遅延をオーバラップさせることが できる.それから指数値を指数部に変換する.これは, 先の「切り出された 31 ビット」のビット列の上位から n+1 = 33 - mビットを反転させればよい.構成は separate の場合と同様にして「切り出された 31 ビッ

ト」の各ビットを反転させたものを作っておき、それ を 31 個のマルチプレクサで選択する. 各マルチプレク サの制御は上位から数えて 33 - m ビット目以上が 1, 34-mビット目以下が0となるような31ビットの出 力をする論理回路(exp_c)で行う.この場合,クリ ティカルパスを考えると「31ビットに切り出すための シフト」と「指数値から指数部のビットパターンへの 変換」が,順番に直列にくるため, separate と比べ ると,遅延時間が増える.しかし,乗算回路であるこ とを考えると, prienc_c, exp_cの遅延は(乗算器) -(加算器)の遅延時間の部分にオーバラップさせる ことができる.さらに「指数値から指数部への変換」 は指数値だけで行えることから「31ビットに切り出 す」前にこの処理を行えば,NOT ゲートとマルチプ レクサ(mux31)の遅延もオーバラップさせること ができる.構成は,変換を行う exp_c, NOT ゲート, マルチプレクサをシフトの前に持ってきて,exp_cを m+1ビット目以上が1,それ以下が0となるような 31 ビットの出力をする論理回路とすればよい.しか し,この構成では prienc_c と shifter_c とのオーバ ラップができないため,指数と仮数の演算時間があま り違わない加算回路の場合では先の構成とする方が良 い.以上のことから「結合」は「分離」とほぼ同じぐ らいの遅延時間となる.

次に丸めについて述べる.丸めは図6の網目のモ ジュールで行う. IEEE 規格の nearest モードで考え る. 丸めはまず, judge_cで, 先のプライオリティエ ンコーダによりエンコードされた指数部のビット長の 値l = 63 - 2mから,仮数値の下限を調べ,丸めの 判定を行う.31-lが仮数部のビット長であるから, 仮数値の最上位ビットから 31 – *l* ビット目が仮数部 の下限である.この下限のビットから順に p_0 , rとし 33 – *l* ビット目以下の論理和を *s* として nearest モー ドの判定式 $((r \lor p_0) \land (r \lor s))$ で丸めの判定を行う. この判定は上の結合処理と並列に行え、また、遅延が shifter_c に比べて小さいため遅延時間の増加はない. 次に上の判定に基づいて round_c で1を足す.1を 足す場合, IEEE 規格では仮数部の 23 ビットに 1 を 足せばよいが, URR では再度分離するのは非効率的 であり,また,分離しても 30 ビット長の仮数部に1 を足すことになるため,32ビット長のビット列全体に 1を足した方が効率が良い.こうすれば,桁上がりが 指数部に伝搬し,2度目の正規化を必要としない.丸 めを行わなければ round_c 分の遅延を減らすことが できる.

	表 2	「符号なし」版モジュールの性能
Table 2	Perfo	rmance summary of unsigned version.

	実装した回路		最適化した回路	
モジュール	面積	遅延	面積	遅延
	($\mu \mathrm{m}^2$)	(ns)	($\mu \mathrm{m}^2$)	(ns)
SEPARATE	356,972	4.20	350,860	3.00
COMBINE	746,172	8.68	428,413	4.00
separate	297, 199	1.99	251,317	2.00
combine	686,399	6.47	264,036	3.00
comp	41,992	1.99	51,755	1.00
normal	85,969	2.00	112,958	1.00
adder	102,877	2.89	$96,\!685$	2.00
mul	4,587,211	6.63	-	_
mux	17,781	0.22	17,781	0.22
nan	39,055	4.54	_	—
urr_mul	6,293,009	22.60	-	_

6. 「符号なし」版モジュールの性能

モジュール urr_mul の各モジュールの性能を表 2 に示す.表2中の「実装した回路」は試作チップの実 装に用いた回路のことであり「最適化した回路」は後 で示す性能評価のために各モジュールを最適化したも のである.数値には配線遅延は含まれていない.実装 した回路の性能は,最適化したものに比べて,かなり 冗長なものとなっている.最も回路規模の大きかった モジュール mul はアルゴリズムに冗長 2 進加算木⁵⁾ を用いた乗算器で面積は全体の約 73%を占めた.ま た,実装に用いた回路によるセルの使用頻度で重みを つけた,セル1個あたりの面積は約 294 µm²,遅延時 間は約 0.13 ns であった.

一方,最適化した回路では,最適化が合成ツールの 性質に左右されることから,大きく分けて2通りの方 針で最適化を行った.1つは,回路構成を詳細に検討 して,その構造による記述を作成して合成する方法で ある.もう1つは,その動作をする回路の記述を,で きる限りシンプルに動作記述したものを作成し,合成 する方法である.たとえば,separateの仮数部を取 り出す部分は関数fを用いて次のようにほぼ case 文 1文で記述している.

in[30:0] は入力されるオペランドから符号部の 1 ビットを取り除いたものである.p_in[30:0] は in[30:0] の 0 または 1 の連続の数を 1 の場合のみ としたもので,0 の場合はビット列全体を反転させた ものである.指数値の取り出しは関数が返す値を拡張 すればよい.

この両者はどちらも動作記述レベルの記述であるた め厳密には合成ツールの性能に依存しているが,前 者の場合,合成ツールは記述された回路構成を基に して,その細部を最適化する傾向にあり,ある程度そ の構造が保持される面があるため,この回路構成を 意識した記述で合成した回路の性能と比較すること で,後者のシンプルな記述で合成した回路の性能を ある程度見極めることができる.最も最適な回路を求 めることは難しいが,以上のように比較検討すること で,モジュールの性能の限界に近づくことができる. separate, combineの最適化はこのようにして行っ た.その結果,シンプルな記述により得られた回路の 性能がわずかに良かった.これは,合成ツールがライ ブラリの約 400 個ほどあるセルの性能を見ながら合 成しているためゲートレベルでの最適化がなされやす いこと,使用した合成ツールのコンパイル能力が高い こと,モジュールが組合せ回路であるため,合成ツー ルによる圧縮が効率的に行われたことなどが考えられ る.comp, normal, adder は基本的には加算回路 である.加算は Verilog 演算子 '+' で記述し合成ツー ルにより作成した桁上げ先見加算器であるが,4ビッ トごとの桁上げ先見回路で構成したものより性能が良 いことを確認している.muxはマルチプレクサのセ ルを単純に 32 個並べたものでこれが最良である.

また,回路は遅延時間により面積が変化し,面積と 遅延時間が反比例する傾向にある.モジュールを評価 する際には,この曲線のどの点をとるかが問題となる. 直観的には原点に最も近いものが良いと考えられるが, これではスケールのとり方に影響され一定でない.そ こで「面積と遅延時間の積」により性能を評価した. 積が小さい程性能が良い.厳密ではないが,経験的に は反比例より傾斜がきつい $(x^n y = const, (n \ge 1))$ た め,面積と遅延時間の割合が極端なものよりバランス が良いものの方が積が小さくなる傾向がある.このこ とから,直観的にも性能が良いと感じられるものを選 ぶことができる.表2はこのようにしていくつかの合 成データから選択した数値である.

7. 「符号あり」版 URR 乗算回路の構成

試作では「符号なし」版を用いたが,本来は分離/ 結合回路において2の補数をとる必要がない「符号あ り」版で設計すべきである.以下「符号なし」版との 違いについて図1の各構成要素ごとに述べる.

分離回路では、仮数値の切り出しは先に検討した separateの構造とほとんど同じである.separate で切り出された仮数部のビット列は分離前に全体の2 の補数をとらなければ2の補数であるから、演算を符 号あり乗算で行えばそのまま扱える.仮数値の決定の 速度がクリティカルパスであるから遅延時間は separateとほぼ同等である.一方,指数値の取り出しは、 シフトして切り出された指数部から対応する指数値に 変換する必要があり、また、表す値が負の場合の変換 処理が追加される.しかし、負の場合は先の separate の構成における exp_sで、下位から数えてn-1ビッ ト目以下を1とすればよい(表1)ため、separate よりもわずかに回路量が増加するのみである.

乗算器では,仮数部が2の補数で表現されているた め,ケチ表現を付け加える際に,値が正であれば01 を,負であれば10の2ビットを指数部の上位ビット に付け加える.このため,乗算器は符号あり31ビッ ト乗算となる.

正規化では fを「仮数値」とすると, URR における正規化の規則, $1 \le f < 2$, $-2 \le f < -1$ より, 乗算結果は $-4 < f \times f < -1$, $1 \le f \times f \le 4$ であるため, シフトする数の場合分けが「符号なし」版より増えることから回路量が少し増加する.

結合回路では、結合を行う部分は分離回路と同様、 指数値から指数部への変換で値が負の場合を実装しな ければならないが,負の場合は先の分離回路と同様に して exp_c を構成すればよいから combine に比べて 回路量がわずかに増える程度である.丸めは IEEE 規 格の nearest モードで考えると「符号なし」版と同様で ある.IEEE 規格では判定の論理式 $((r \lor p_0) \land (r \lor s))$ が真となった場合に1を仮数に加算する「符号なし」 版では仮数値が正の場合しかないので,同様にして同 じ論理式で判定できる「符号あり」版では仮数値が2 の補数表現されているが,2の補数に対する nearest モードの判定の論理式は先の正の場合と同じである. つまり,先の論理式を「符号あり」版の乗算結果に適 用した場合の判定と,ビットを2の補数として解釈し て nearest モードの意味(基本的には四捨五入で境界 の場合には切り捨てると奇数となる場合だけ切り上げ て偶数にする)を考えた場合の結果とが一致するため, 「符号あり」版でも同じ論理式で判定できる.1の加 算では URR でビット列全体を解釈した場合の値の大 小関係が,それを2の補数として見た場合と同じであ るため「符号なし」版と同様ビット列全体に1を加算 すればよい.



Fig. 7 Basic structure of IEEE multiplier.

表3 構成要素の比較

Table 3 Comparison between IEEE and URR multiplier components.

構成要素	IEEE	URR
分離回路	必要なし	必要あり
(Sep)	(-)	(separate_urr)
乗算器	24 ビット乗算	31 ビット乗算
(Mul)	(mul24_ieee)	(mul31_urr)
加算器	8ビット加算	31 ビット加算
(Adder)	(adder8_ieee)	(adder31_urr)
正規化	8ビット加算	31 ビット加算
(Normal)	(normalize_ieee)	(normalize_urr)
結合回路	丸めに対応	必要あり
(Comb)	(rounding_ieee)	(combine_urr,
		combineRN_urr)

8. URR と IEEE 規格の比較

IEEE 規格との比較のため, URR と IEEE 規格の 各々で乗算回路を設計した.URR については「符号 あり」版である.図1と対応させた IEEE 規格の乗算 回路の構成を図7に示す.IEEE 規格では非正規化数 の処理(漸進アンダーフロー)が必要であるが,非正 規化数は頻繁に現れるものではないことから,一般的 には例外処理としている¹⁾ためここでは考えない.丸 めは両方とも IEEE の nearest モードとしている.

表3 に各構成要素の対応表と対応するモジュール 名を示す.以下,各構成要素ごとにそれぞれ比較検討 する.

分離回路は URR では必要であるが, IEEE 規格で は対応するモジュールはない.

クリティカルパスである仮数の乗算を行う乗算器で は,IEEE 規格の場合,仮数はゲタを加えた24ビッ トであるから,24ビットどうしの乗算器でよいのに 対し,URRでは,切り出した仮数値は31ビットであ るから,31ビットどうしの乗算器を必要とする.この 乗算のビット長の違いは,URRがIEEE 規格に比べ て回路量が増える主な要因である.

指数の加算を行う加算器では,IEEE 規格の場合, 指数は8ビットであるから,8ビットどうしの加算器 でよいのに対し,URRでは,切り出した指数値は31 ビットであるから,31ビットどうしの加算器を必要と する.よって,IEEE 規格の方がURR に比べてビッ





Fig. 8 Results of performance comparison between URR and IEEE multipliers.

表 4 遅延時間が最小なものによる比較(乗算)

Table 4 Performance comparison of the fastest circuits.

モジュール	遅延 (ns)	面積 (μm^2)	遅延比	面積比
ieee	5.59	1,322,153	1.00	1.00
urr	9.30	$3,\!332,\!134$	1.66	2.52

ト数が小さいため遅延の小さい加算器になる.しかし, 指数の加算はクリティカルパスではないため,URR で面積が少し増える程度である.

正規化での処理は,仮数の左シフトと指数への加算 であり,遅延が大きいのは指数への加算である.IEEE 規格の場合,指数部が8ビットであるから,8ビット の加算で遅延時間が決まるのに対し,URRでは,指 数部が31ビットであるため,31ビットの加算で遅延 時間が決まるためIEEE規格に比べ遅延時間が大きく なる.

結合回路は主に「結合」と「丸め」、それにともな う「2度目の正規化」を行っている部分である.IEEE 規格でこれに対応する部分は、「丸め」と「2度目の 正規化」である.表3にはモジュールが2つあるが、 combine_urr が丸めなし、combineRN_urr が丸 めありの結合回路である.URR で丸めを行わなけれ ば、IEEE での対応する回路はなく、URR では約1ns の遅延時間短縮となる.

8.1 URR と IEEE 規格の性能比較結果

図8,表4にURRとIEEE規格の性能比較結果 を示す.図中,urrがURR乗算回路,ieeeがIEEE 規格の乗算回路である.乗算器はURRとIEEEでは ビット長が主な違いであるから比較の正確さのため, URR,IEEEで同一のアルゴリズムに固定している. 乗算器は2次のbooth法とWallace-Treeを組み合わ せたものを用いている.データはすべてのモジュール の階層を壊して合成しているため,モジュール間の遅



図 9 各モジュールの性能:乗算器を除く(上),乗算器(下) Fig. 9 Performance of modules except multipliers (top) and multipliers (bottom).

延オーバラップは行われており,また冗長な論理などのロスは取り除かれている.表4 は図8 中遅延時間 が最小なものによる比較である.面積に比べて遅延時 間が重視される傾向にあることから,全体では遅延時 間が最小なもので比較した.

8.2 モジュールの性能比較結果

乗算器を除いた各モジュールの性能比較を図9上 に示す.図はできるかぎり最適化した回路である.図 中adder32は32ビットの桁上げ先見加算器である. adder32を基準として比較すると,separate_urr では遅延時間はあまり違わないが,面積が倍以上に なっている.これは,分離の処理でバレルシフタに 加えてプライオリティエンコーダが必要であるため である.combineRN_urrでは丸めも行っているた め,さらに丸め判定回路と1の加算回路の回路量が 増えている.丸めを行わない combine_urr は separate_urr とほぼ同じである.normalize_urr は 31



図 10 構成要素ごとの比較結果:遅延時間(上),面積(下) Fig. 10 Results of comparison between URR and IEEE components, delay (top) and area (bottom).

ビットに1または2を加算する回路と,判定の回路 であり,adder32に比べて遅延時間で少し小さい. adder31_urrは31ビット加算器でほぼ同じである. rounding_ieeeは丸め判定,丸め(23ビットの1加 算),2度目の正規化(8ビットの1加算)が順に行わ れるもので,adder32に比べて面積が半分程度であ る.normalize_ieeeは8ビットの1加算であるため かなり小さい.adder8_ieeeは8ビットの加算器で あり面積,遅延ともにかなり小さい.

図9下に乗算器の性能比較を示す.乗算器はどちら も2次のbooth法とWallace-Treeを組み合わせたも のである.2次のbooth法は部分積を通常に比べ半分 に減らす方法である.この組合せは高速乗算器のアルゴ リズムの中では比較的性能が良い.図中,mul24_ieee がIEEEの24ビット長乗算器,mul31_urrがURR の31ビット長乗算器である.比較的高速なアルゴリ ズムを使用したこともあり,ビット長の違いが遅延時 間ではあまり表れず,面積に大きく出ている.

8.3 構成要素ごとの比較結果

図10に各構成要素ごとの比較結果を示す.図9の 各モジュールのデータの中から積が最小なものを選 択して,そのモジュールを対応する構成要素としてい る.Adder(adder8_ieee,adder31_urr)は乗算器 に比べて遅延が小さくなる程度に面積を優先させた桁







Fig. 11 Results of performance comparison between URR and IEEE adders.

表 5 遅延時間が最小なものによる比較(加算)

Table 5 Performance comparison of the fastest circuits.				
モジュール	遅延 (ns)	面積 (μm^2)	遅延比	面積比
ieee	6.63	1,020,747	1.00	1.00
urr	11.13	$2,\!495,\!548$	1.68	2.44

上げ先見加算器としている.Totalは合計である.遅 延はTotal = Sep + Mul + Normal + Comb,面積 はTotal = (Sep×2)+ Mul + Adder + Normal + Combである.図ではモジュール間の冗長成分が取り 除かれているためそれよりも小さくなっている.

図 10 上より遅延時間では Mul が最も大きい.比 較では Sep, Mul, Combの比が大きいことが分かる. Adder は大きいように見えるがクリティカルパスでな いため Total に加算されず問題ない. Total での比は 1.66 倍であった.

図 10 下より面積でも Mulがほとんどを占めている. IEEE 規格では Total の面積が Mul とほぼ等しい.比 較では Sep, Mul, Comb で比が大きく, その他はあ まり差がない. Total での比は 2.52 倍であった.分離 回路が 2 つ必要であることや, 乗算器のビット長の違 いが面積では比が開いたこと, Comb の比が面積では 大きいことなどで遅延時間の Total に比べて比が大き くなっている.

9. 加算回路の比較

加算回路の性能比較のため,乗算回路の場合と同様 にして,IEEE 規格とURR とでそれぞれ浮動小数点加 算回路を Verilog-HDLを用いて設計し,DesignCompilerを用いて合成した.丸めは乗算の場合と同様,ど ちらも IEEE の nearest モードとしている.合成結果 を図11,表5に示す.表5 は図11 中遅延時間が最 小なものである.乗算回路と比べると遅延時間が少し



図 12 作成したレイアウト Fig. 12 Fabricated VLSI layout.

大きくなっている.IEEE の場合を考えると,加算回 路での桁合わせの仮数のシフト,仮数の加算,加算結 果が負の場合の2の補数をとる回路,正規化での仮数 のシフトが,乗算回路の乗算器に対応している.乗算 では乗算器に比較的高速なアルゴリズムを採用してい ることもあり,乗算に比べてわずかに遅延時間が大き くなった.URR 加算回路では仮数が2の補数表現さ れているため,上の4つの操作の中の「加算結果が負 の場合の2の補数をとる回路」が必要ないが,各々の 操作でビット長が長いために乗算回路の場合と同程度 の差が出ている.

10. 試作チップ

試作チップ の主な製造条件は,CMOS 0.6 µm, PolySi2 層,メタル配線3層,チップサイズ 4.5 mm 角,信号ピン数87,である.設計したURR 乗算回路 は32 ビットであるため,32×3 = 96 の IO ピンが 必要であるが,試作チップの IO ピン数(87)の制約 により,IO ピンを時分割で用いている.合成結果は, 21,446 セル使用し,インバータ換算で 39,880 であっ た.配置配線で作成したレイアウトを図 12 に示す. 単一階層でレイアウトを作成している.結果は,Core 部が配置可能な領域の約 68%を占めた.図 12 より, 設計がチップサイズに対し,比較的大きなものである ことが分かる.試作チップは現在測定中であるが,い くつかのデータを与えた結果,動作することを確認し ている.

11. おわりに

本論文では,主に回路量の視点から乗算回路の場合 における URR と IEEE 規格との比較について述べた. その結果,遅延時間で1.66倍,面積で2.52倍となっ

本チップ試作は東京大学大規模集積システム設計教育研究セン ターを通しローム(株)および凸版印刷(株)の協力で行われ たものである.

た.乗算回路であることから,乗算器が大きいことも あり遅延時間ではあまり差は出なかった.面積では差 が2倍以上と大きくなった.さらに加算回路の場合の 比較についても示し,遅延で1.68倍,面積で2.44倍 となった.

IEEE では仮数が絶対値, URR では2の補数であ るという大きな違いがあるが , これによる実装上の得 失は,加算回路の場合に URR で仮数の加算結果が負 となるときに2の補数をとる必要がない分だけ若干効 率が良いが違いはほとんどなかった.また,URRの大 きな特徴は,指数部と仮数部が可変長であるために絶 対値の大きな値や小さな値を表すことができる点であ るが,その境界情報を0または1の連続の数が持って いることから,分離/結合でプライオリティエンコー ダとシフタという操作を必要とする.境界情報を0ま たは1の連続の数に持たせるのではなくはじめから境 界位置情報のフィールドを作っておきそこに数値とし て置いておけば⁶⁾,プライオリティエンコーダを必要 とせずシフトのみでよいため,広い範囲の値を表現で きるという性質を持ったまま分離/結合回路をさらに 高速にすることができる.しかしこの場合は,URR の性質である、長さの異なるデータ間の相互変換が容 易であるという長所^{2),3)}を利用できなくなる.

URR は表せる値の範囲が大きいことから,計算過 程で数値が大きく変化するような数値計算などには有 効である.本論文では,URRの評価のための1つの材 料として乗算回路/加算回路の回路量の評価を示した.

謝辞 本論文をまとめるにあたり, 各種 CAD ツー ル, セルライブラリなどチップ試作の様々な環境を提 供していただいた VDEC および関係者の方々, 試作 チップ設計の情報交換を行う VDEC のメーリングリス トで,多くの助言をいただいた広島市立大学越智裕之 先生はじめ皆様, 回路構成について多くの貴重な助言 をいただいた, 電気通信大学中川圭介教授, 鶴田三敏 氏[現(株)LSIシステムズ]に深く感謝いたします.

参考文献

- Hennessy, J.L. and Patterson, D.A.: Computer Architecture: A Quantitiative Approach, 2nd ed, Morgan Kaufmann (1996).
- 2) Hamada, H.: A New Real Number Representation and Its Operation, *Proc. 8th Symposium* on Computer Arithmetic (1987).
- 浜田穂積:二重指数分割に基づくデータ長独立 実数値表現法 II,情報処理学会論文誌,Vol.24, No.2, pp.149–156 (1983).

- Thomas, D.E. and Moorby, P.R.: The Verilog Hardware Description Language, 2nd ed, Kluwer Academic Pub (1995).
- 5) 高木直史, 安浦寛人, 矢島修三: 冗長2進加算 木を用いた VLSI 向き高速乗算器, 電子通信学会 論文誌, Vol.J66-D, No.6, pp.683-690 (1983).
- 松井正一,伊理正夫:あふれのない浮動小数点 表示方式,情報処理学会論文誌,Vol.21,No.4, pp.306-313 (1980).

(平成 11 年 10 月 29 日受付)(平成 12 年 2 月 4 日採録)



毅

葛

1974年生.1997年電気通信大学 情報工学科卒業.1999年同大学大学 院博士前期課程修了.現在,同大学 院博士後期課程在学中.コンピュー タアーキテクチャ,VLSI設計,浮

動小数点演算,算術演算アルゴリズム等の研究に従事.



阿部 公輝(正会員)

1946年生.1971年横浜国立大学 大学院工学研究科電気工学専攻修士 課程修了.1974年東京大学大学院 理学系研究科物理学専攻博士課程単 位取得退学.同年電気通信大学電子

計算機学科助手.1980~1982年カーネギーメロン大 学客員研究員.1990年電気通信大学情報工学科助教 授,現在に至る.理学博士.コンピュータアーキテク チャ,VLSI設計,コンピュータネットワーク等の研 究に従事.電子情報通信学会,IEEE各会員.



浜田 穂積(正会員)

1938年生.1964年京都大学工学 部数理工学科卒業.同年(株)日立 製作所入社.中央研究所,システム 開発研究所に所属.1989年より電 気通信大学電気通信学部情報工学科

教授,大学院電気通信学研究科研究指導担当.理学博 士.主な著書・編書:「PASCAL入門」,近似式のプロ グラミング」,アルゴリズム辞典」(共編).プログラ ミング言語とその処理系,関数近似,計算機内部の数 値表現とその処理方式に興味を持ち,研究している. ACM,IEEE Computer Society,日本数学会,日本 応用数理学会各会員.