ベクトル合成モデルによる集積回路遅延特性のワーストケース解析

藤田智弘 小野寺 秀俊

CMOS 集積回路の遅延時間の統計解析モデルとしてベクトル合成モデルを提案する.このモデル はプロセスばらつきの要因と遅延時間の関係をモデル化する.セルの遅延時間がトランジスタの電流 特性に強く依存することを利用し,セルの遅延ばらつきを特長づける1次係数ベクトルを導入する. 経路の遅延時間のモデルはこのベクトルを合成することで求めることができる.ベクトル合成モデル は簡単な構造を持つため,シミュレーションコストを抑えることができる利点を持つ.実験ではベク トル合成モデルを使ったワーストケース解析を行った.SPICEを使ったモンテカルロによるワース トケースと比べ誤差は5%程度であり,従来手法のトランジスタの電流特性のワーストケースを使っ た解析の25%と比べて良い精度で解析を行えた.

Statistical Delay Calculation with Vector Synthesis Model

TOMOHIRO FUJITA[†] and HIDETOSHI ONODERA[†]

A statistical delay model for CMOS digital circuits called "vector synthesis model" is proposed. The model provides a relationship between process random variables and a digital circuit path delay. A first order coefficient vector (FOCV), which characterizes the drain current of a transistor, is introduced as a characteristic parameter of the cell delay. The circuit path delay is modeled by synthesizing a FOCV of the path using the FOCVs of the cells constituting the path. The simple structure of the vector synthesis model enables the reduction of simulation cost for a statistical analysis. The accuracy of the vector synthesis model has been verified experimentally. The deviation of the worst case delay from the result by SPICE Monte Carlo analysis is around 5%, whereas that of an usual corner (slow-slow and fast-fast) analysis is as high as 25%.

1. はじめに

近年の半導体集積回路の製造プロセスの微細化や電 源電圧の低下により,回路特性のばらつきが顕著な問 題となっている.ディジタル回路においてはタイミン グ検証において,ばらつきを考慮に入れた遅延時間の 見積りを正確に行う必要がある.

従来,このようなばらつきを考慮した解析方法とし てモンテカルロ解析¹⁾がある.これは,変動の要因と なる物理特性の統計的分布をもとにシミュレーション モデルパラメータを変化させ,シミュレーションを行 う.実際の物理特性の分布特性(分散,相関)を正確 に反映したシミュレーションが行える反面シミュレー ションコストが重要な問題になる.つまり,モンテカ ルロ解析の精度はシミュレーション回数に依存し,十 分な精度の解析を行うには少なくとも100~1000回 のシミュレーションが必要である. このような問題からより少ないシミュレーションコ ストによる方法が検討されてきた^{1)~4)}.一般的に簡便 であるという理由から,よく用いられる方法にワース トケース解析(コーナ解析)がある.この方法はトラ ンジスタの電流特性をもとに遅延時間の「速い」,「遅 い」の2通りの場合を決定し回路シミュレータのモデ ルパラメータ(ワーストケースパラメータ)として用 意しておくものである.それぞれのパラメータにおけ るシミュレーション結果を最悪のケースとしてばらつ きの量を推定する(以下,この手法を電流特性のワー ストケース解析と呼ぶ).

実際の製造の現場においては、この方法がよく用い られるにもかかわらず、ワーストケース解析はモンテ カルロ解析で得られるばらつき量と比較して、精度が 悪い.ここで従来手法の解析例を通して、この方法の 問題点を確認し、本論文において取り組むべき点を明 確にする.

例として図1に示した4bit加算回路の桁上げ信号 の遅延時間を取り上げ,ワーストケース解析およびサ ンプル数1000のモンテカルロ解析を適用した例を図2

[†] 京都大学大学院情報学研究科通信情報システム専攻 Department of Communications and Computer Engineering, Kyoto University



図1 4 bit 加算回路 Fig.1 4 bit adder circuit.



図24bit加算回路の遅延時間の分布とワーストケース値 Fig.2 Histogram of the 4 bit adder circuit carry delay and its worst-case values.

示す.図2にはモンテカルロ解析を適用し平均から標 準偏差の3倍の位置を「MC」,電流特性のワースト ケース解析の結果を「Current」としている.モンテ カルロ解析から求められるワーストケース値と電流特 性によるそれとの間に差があることが分かる.モンテ カルロ解析の結果は精度的に十分と考えられるので, ワーストケース解析の精度に問題があることになる.

この問題の原因はワーストケースパラメータが経路 の遅延のワーストケースを十分に表していない点に ある.このことは単独のセルの遅延のワーストケース では経路のワーストケースにはならないことを意味し ている.つまり信号経路中に立ち上がり,立ち下がり が混在するワーストケースを,従来手法の PMOS と NMOS の電流特性のワーストケースの単純な組合せ では表現できないのである.そこで,セルの遅延特性 を使って経路のワーストケースを求める方法を見つけ る必要がある.

本論文の目的は,この従来手法の精度の問題点を克 服し,少ないシミュレーションコストで正確に遅延時 間の統計解析を行うことにある.方法としてはセルの 遅延特性とトランジスタの電流特性の関連から,ばら つきの原因となる物理パラメータと遅延量を結び付け る簡潔な遅延特性モデル(ベクトル合成モデル)を提 案し,このモデルを使って遅延時間の統計的分布を求 める. 本論文の構成を述べる.2章ではワーストケースを 決定する1次係数ベクトルという概念を導入する.3 章では1段構成のセルの遅延時間がトランジスタの電 流特性に影響を受けることから1次係数ベクトルに共 通な性質を仮定として導く.4章では経路の遅延を1 次係数ベクトルの合成で表現するベクトル合成モデル を提案する.5章では以上で述べた理論に対する検証 ならびに従来手法の電流特性によるワーストケース解 析の誤差を定量的に評価する.

2. ワーストケース解析と1次係数ベクトル

ワーストケースを見出す手法については種々の方法 が提案されている.ここでは,文献2)により提案され ている,プロセスばらつきの統計的分布(相関も含め て)に基づき現実に起こりうる可能性を考慮したワー ストケース抽出手法を用いることにする.

まずプロセスの変動のもととなる物理量——たとえ ば T_{ox} , V_{th} , ΔL , ΔW など——を変動変数と定義 し, これを n 次元変動変数空間中のベクトル $x = (x_1, x_2, \ldots, x_n)^T$ で表す.また,変動変数の分布関 数(確率密度関数)を既知のものとし pdf(x) とする. 回路の入力から出力までの遅延時間 t_d を,変動変数 の関数と仮定して,これに近似することを考える.こ のような近似により得られる関数の曲面を応答曲面⁵⁾ と呼ぶ.応答曲面関数を rsm とすると,

$$t_{\rm d} = \operatorname{rsm}(\boldsymbol{x}). \tag{1}$$

式 (1) の応答曲面をもとに,回路特性の平均値 μ_{t_d} , 標準偏差 σ_{t_d} を求める.これらはモンテカルロ解析 を行うことで得ることができる.ここで,pdf(x)を もとに,式 (1)を使って遅延値を得ることができるの で,モンテカルロ解析はシミュレーションコストを費 やさずに計算できる.

ワーストケース値 t_{d}^{wc} は以下のように書ける.

$$t_{\rm d}^{\rm wc} = \mu_{t_{\rm d}} + wk\sigma_{t_{\rm d}} \tag{2}$$

ここで, w は遅延量が最も大きい(遅い)場合 +1,最 も少ない(速い)場合 -1 をとる.また, k はワース トケースの平均値 μ_{t_d} からの距離を標準偏差 σ_{t_d} を基 準に表す.たとえば,正規分布を仮定した場合 k = 3で約 99.7%の出現確率を表す点をワーストケースとし て選ぶことになる.

ワーストケースは,式(2)のワーストケース値を とる最も確率の高い場合と定義できる.したがって, ワーストケースを求める問題は以下のように定式化で

本論文ではベクトルは列ベクトルで表記する.また,その転置 ベクトルは \cdot^{T} という記法を用いる.

きる.

$$\max_{\boldsymbol{x}} pdf(\boldsymbol{x})$$

subject to $t_{d}^{wc} = rsm(\boldsymbol{x})$ (3)

この式 (3) のワーストケースを求める最適化問題は 幾何学的には次のように考えることができる.すなわ ち, $t_{d}^{wc} = rsm(x)$ なる応答曲面の等高面が確率密度 関数の等確率密度面と接するとき,その接点がワース トケースである.

ここで, さらに議論をすすめるために, 遅延時間の 応答曲面モデルを簡単化して1次式の場合を考える. 通常,変動変数空間で考慮する領域は狭く,1次の応 答曲面で十分な場合が多い.応答曲面は次式のように 書ける.

$$t_{d} = \operatorname{rsm}(\boldsymbol{x})$$

= $b_0 + b_1 x_1 + b_2 x_2 + \dots + b_n x_n$
= $b_0 + \boldsymbol{b}^T \boldsymbol{x}$ (4)

ここで b_0 , $b = (b_1, b_2, \dots, b_n)^T$ は 1 次の応答曲面モ デルの回帰係数である.このベクトル b の幾何学的 な意味は,応答曲面の法線ベクトルを変動変数空間へ 下ろした射影ベクトルである.また,このベクトルに 対して垂直な変動空間中の平面が,応答曲面の等高面 である.すなわち,ベクトル b は変動変数空間におい て遅延時間の変動方向を示している.以上を図 3 に 示す.

1次の遅延応答曲面モデルの場合 $t_d^{wc} = rsm(x)$ な る等高面は平面となり,確率密度関数との接点(ワー ストケース)は,確率密度関数の形状とこの平面の法 線ベクトル b の方向により決まる.つまり,セル,組 合せ回路のワーストケースの変動変数空間中の位置を





議論するには、このベクトルの方向を論ずればよい、

以上の議論から,ワーストケースの変動変数空間上の位置を決定づけるものとして,ベクトル b は重要な役割を果たす.そこで,本論文ではこのベクトルを 1次係数ベクトルと呼ぶことにする.

3. セルの遅延特性のワーストケースと応答 曲面

この章では CMOS の 1 段構成のセルの遅延のワー ストケースについて考察する.ここでの 1 段構成の定 義は,図4のように NMOS と PMOS のプロックが 出力ノードで結合した構成とする.

組合せ論理回路のセルの遅延時間は,出力に付加す る負荷の容量成分に対する充放電に要する時間と考え ることができる.図4から分かるように,立ち上り 時は容量に対して充電が必要であり,通常のCMOS LSIの動作では,PMOSのドレイン電流により電荷 が供給される.逆に立ち下がり時は,容量の放電が行 われ,NMOSのドレイン電流がこれに関与する.こ のことから,遅延特性は立ち上がりと立ち下がりで, それぞれ PMOSとNMOSのトランジスタの電流特 性と密接な関係がある.すなわち,1段構成のセルの 遅延時間のワーストケースは,PMOSとNMOSのト ランジスタの電流特性のワーストケースで近似できる と考えられる.

1 段構成のセルの種類,入力波形の過渡時間,負荷 の容量などの条件が変化すると,遅延特性も変化する. しかし,これらの条件が変化しても,遅延特性のワー ストケースがトランジスタの電流で決定されることに は変わりがない.よって,種々の条件でも,セルの遅 延時間には共通のワーストケースが存在すると考えら れる.

別の見方をすると,共通のワーストケースを持つと いうことは,2章で導入した1次係数ベクトルの向き が共通であるということである.そして,種々の条件 により遅延時間が変化するという点は1次係数ベク



図4 1段 CMOS 論理セル Fig.4 1 stage CMOS logic cell.

トルの向きではなく大きさが変化するということであ る.以上をまとめて次の仮説1とする.

仮説 1

1 段構成のセルには、そのセルの種類、入力 波形の立ち上がり、立ち下がり時間、負荷容 量にかかわらず、共通の1次係数ベクトルの 向きを持つ.

立ち上がりと,立ち下がりで PMOS,NMOSのワー ストケースに近似されるため,2通りの共通の1次係 数ベクトルの向きが存在する.ここで,立ち上がり方 向の単位ベクトルを e_r,立ち下がり方向の単位ベク トルを e_f と表す.

これらのベクトルを用いると式 (4) は, 立ち上がり t_{dr}, 立ち下がり t_{df} でそれぞれ

 $t_{\rm dr} = b_{\rm 0r} + b_{\rm r} \cdot \boldsymbol{e}_{\rm r}^T \boldsymbol{x}, \ t_{\rm df} = b_{\rm 0f} + b_{\rm f} \cdot \boldsymbol{e}_{\rm f}^T \boldsymbol{x} \quad (5)$ $\boldsymbol{\boldsymbol{\varepsilon}} \boldsymbol{\boldsymbol{\varepsilon}} \boldsymbol{\boldsymbol{\varepsilon}} \left(\boldsymbol{\boldsymbol{\varepsilon}} \boldsymbol{\boldsymbol{\varepsilon}} \boldsymbol{\boldsymbol{\varepsilon}} \right)$

なお,立ち上り遅延時間は PMOS の電流特性によ り支配されていることからその変動方向を示すベクト ル e_r は PMOS の変動要因の成分が支配的となる.同 様にベクトル e_f は NMOS の変動要因の成分が支配 的である.したがって,今考えている変動変数空間で は e_r と e_f は,ほぼ直交していると考えられる.す なわち,

 $\boldsymbol{e}_{\mathrm{r}}^{T}\boldsymbol{e}_{\mathrm{f}}=0$

である.この性質は 4 章で述べる応答曲面の合成に 必要な実験計画に利用することができる.

4. 応答曲面の合成

3 章は簡単な1段構成のセルのワーストケースから, 1次係数ベクトルがどのようになるかを考察した.よ リ複雑なセル,組合せ回路になると,信号経路上に立 ち上がり,立ち下がりが複数交じり合うことになる. このような場合のワーストケースは今までの単純なト ランジスタの電流によるワーストケースでは解析でき なくなる.

ワーストケースがどのようになるかを調べるため に,経路の遅延時間の応答曲面を考える.これは,1 段ごとに応答曲面を求めておき,それらをたし合わせ ることで求めることができる.遅延時間の対象となる 経路上に信号が立ち上がる1段構成のセルが m_r 個, 立ち下がりが m_f 個あるとする.個々のセルの応答 曲面の式(5)の係数 b_0 , b_r , b_f を添字 $\{1,...,m_r\}$, $\{1,...,m_f\}$ をつけて表す.経路の遅延は,以下のよ うに表される.

$$t_{\rm d} = \sum_{i=1}^{m_{\rm r}+m_{\rm f}} b_{0i} + \sum_{i=1}^{m_{\rm r}} b_{\rm ri} \cdot \boldsymbol{e}_{\rm r}^T \boldsymbol{x} + \sum_{i=1}^{m_{\rm f}} b_{\rm fi} \cdot \boldsymbol{e}_{\rm f}^T \boldsymbol{x}$$
$$= \alpha_0 + \alpha_{\rm r} \cdot \boldsymbol{e}_{\rm r}^T \boldsymbol{x} + \alpha_{\rm f} \cdot \boldsymbol{e}_{\rm f}^T \boldsymbol{x} \qquad (6)$$
$$= \alpha_0 + (\alpha_{\rm r} \cdot \boldsymbol{e}_{\rm r}^T + \alpha_{\rm f} \cdot \boldsymbol{e}_{\rm f}^T) \boldsymbol{x} \qquad (7)$$

ここで ,

$$\alpha_0 = \sum_{i=1}^{m_r + m_f} b_{0i}, \ \alpha_r = \sum_{i=1}^{m_r} b_{ri}, \ \alpha_f = \sum_{i=1}^{m_f} b_{fi}.$$
(8)

1 段構成の応答曲面は式 (5) のように, e_r, e_f の 2 方向のベクトルのどちらかで表されるため, 和はやは りこれらのベクトルの線形結合で表される.その意味 で新しく提案する応答曲面のモデルをベクトル合成モ デルと呼ぶ.

なお,式(7)より1次係数ベクトルは $\alpha_r \cdot e_r + \alpha_f \cdot e_f$ となるため, e_r , e_f と異なる方向を向いており,ワーストケースもこれらから求められるものとは別のものになる.この理由により従来の電流特性(1段構成のセル)のワーストケースをもって経路のワーストケースとする方法では誤った結果をもたらすことが分かる.

式 (6) で未知のものは α_0 , α_r , α_f である.ここで は,いくつかの x に対して遅延値 t_d をシミュレー ションにより求め,回帰を行うことでこれらの値を求 める.

回帰で重要な点は,精度の良い回帰を行うには,直 交計画を行う必要があるということである.直交計画 で必要なシミュレーション回数は,説明変数の数に依 存し,変数が増えるほど増加する.提案モデルは変動 変数の数ではなく,共通する1次係数ベクトルの向き の数(2個)によるため,シミュレーションコストは 大幅に削減できる.

表 1 に直交計画の例を示す . $e_{\{r,f\}}^T x = \pm 1$ を満た す x は , $|e_r| = |e_f| = 1$, $e_r^T e_f = 0$ なる関係を使う ことで容易に求めることができる . これを , 表 1 にあ わせて示す .

このように提案モデルを使うことで使用するトラン

Table 1 Factorial design.					
No.	$oldsymbol{e}_{\mathrm{r}}^Toldsymbol{x}$	$oldsymbol{e}_{\mathrm{f}}^Toldsymbol{x}$	\boldsymbol{x}		
1	1	1	$oldsymbol{e}_{\mathrm{r}}+oldsymbol{e}_{\mathrm{f}}$		
2	1	$^{-1}$	$oldsymbol{e}_{ m r}-oldsymbol{e}_{ m f}$		
3	$^{-1}$	1	$-oldsymbol{e}_{\mathrm{r}}+oldsymbol{e}_{\mathrm{f}}$		
4	$^{-1}$	$^{-1}$	$-oldsymbol{e}_{ m r}-oldsymbol{e}_{ m f}$		
5	0	0	0		

 e_r が PMOS の変動成分のみを持ち, e_r が NMOS の変動成分のみを持つ場合には,両者の内積は0となる.すなわち e_r と e_f は直交している.

ジスタモデルの複雑さに依存せず,少ないシミュレー ションコストで解析できるのは,本手法の大きな利点 である.

以上ベクトル合成モデルを使ったワーストケース解 析手法をまとめる.

- (1) 表1の x の欄に従って変動変数 x を生成,こ れらのベクトルに対応する遅延時間を求める.
- (2) 式(6)のモデルに対して回帰を行う.
- (3) 得られた応答曲面を使ってモンテカルロ解析 を行う.モンテカルロ解析の結果からワースト ケース値(たとえば平均から標準偏差の3倍は なれた値)を求める.

5. 実 験

ここまでで述べてきたワーストケース解析手法の有 効性を検証する実験を行った.まず,解析に使うトラ ンジスタのばらつきモデルの生成法について 5.1 節で 述べる.3章で述べた仮説1の検証を 5.2 節で行った. 次にベクトル合成モデルを使ったワーストケース解析 の実験を 5.3 節で行った.最後に 5.4 節において従来 の電流特性によるワーストケースの誤差を定量的に評 価した.

5.1 中間モデルによるトランジスタ統計パラメー タ抽出

実験で使用した MOS トランジスタのパラメータの ばらつきモデルについて説明する.

通常のパラメータ抽出手法⁶⁾では,多数のサンプルから抽出した SPICE モデルパラメータをもとに多変 量解析の手法である主成分分析⁷⁾を行い,ばらつきの パラメータを作成する.この方法では,ばらつきの要 因として選ばれる主成分は物理的な意味を失う.

我々の用いた手法は,ばらつきの原因となる物理的 な要因を選び,これをモデルパラメータのばらつき と結び付けることで,物理的な意味のつかめるばらつ きパラメータを作成した.具体的な手法としては,中 間モデルを使った統計的トランジスタモデル抽出法を 使った⁸⁾.この方法は,まず中間モデルと呼ばれる簡 単な構造のトランジスタモデルのパラメータを抽出す る.そのパラメータと物理的変動要因を重回帰分析に より関係づける.さらに中間モデルのパラメータを所 望の SPICE パラメータに変換することで,物理的要 因をもとにした,SPICE のばらつきパラメータを生 成する.

今回使用したモデルは、物理的な変動の要因として ΔL , ΔW , T_{ox} , V_{th} , R_{sh} を選んでいる.したがって 変動変数は NMOS, PMOS で 10 個存在する.なお, 使用した SPICE のトランジスタモデルは Level28 で ある.パラメータの抽出は 0.6 µm プロセスに対して 行った.

5.2 1次係数ベクトルの方向

ここでは,3章でたてた仮説1に対する検証を行う. 1段構成の種々のセルや,負荷の大きさや,入力波形 の過渡時間を変化させ,1次係数ベクトルの向きがど のようになるかを調べる.

実験に用いたセルライブラリは該当プロセスで実際 の設計に用いられているものである.1次係数ベクト ルの向きを,セルライブラリ中の1段構成のセルにつ いて調査した.対象となるセルはインバータ,nand, nor(nand,norについては2~4入力まで),And-Or-Inverter,Or-And-Inverter(複合ゲート)があり, それぞれのパワーセルもこれに含まれる.また,セル の入力端子が複数ある場合,これらすべてからの遅延 を測定している.

上記のセルに対して容量,入力波形の立ち上がり, 立ち下がり時間を変化させる.これらの条件の決定 方法を説明する.ベンチマーク回路8回路に対して 4種類の制約条件で合成を行った結果から負荷容量, 入力波形の遷移時間の分布を調べる.分布のパーセン ト点(percentile)が5~95%の範囲を重点的に調べ ることとした.具体的には容量0.05,0.1,0.15,0.2, 0.4,2.0 pF,立ち上がり,立ち下がり時間は0.02,0.5, 1.0 nsとしてそれぞれの組合せで1次係数ベクトルの 向きがどのように変化するかを調べた.評価の方法は すべての1次係数ベクトルの平均のベクトルを計算 し,このベクトルからのずれを計測する.

結果のヒストグラムを図 5 に示す.分布のパーセント点は立ち上がりが 75%で 11.55°,90%で 14.24°, 同じものが立ち下がりは 7.7°,10.5°であった.ばらつきは見られるもののほぼ立ち上がりと立ち下がりで同一方向を向いていることが分かる.なお,これらの誤差がベクトル合成モデルを使った回帰にどの程度影響を及ぼすかはこの時点では評価できない.したがって,より詳細には実際の経路の遅延のベクトル合成を通じて精度を評価すべきと考える.

以後,共通の1次係数ベクトルの向きを持つ単位ベ クトル e_r , e_f として,この実験で基準としたすべて の条件における1次係数ベクトルの平均の向きを持 つ単位ベクトルを選ぶことにする.なお先に仮定した $e_r^T e_f = 0$ の関係であるが,今回選んだもので-0.07であり,ほぼ直交している.

5.3 応答曲面の合成とワーストケース解析

5.2 節では1段のみで構成されるセルを取り扱った.



図 5 平均ベクトルからのずれの分布

Fig. 5 Distribution of the discrepancy between first order coefficient vectors of standard cells and their average vector.

表 2 ベンチマーク回路のクリティカルパス Table 2 Critical paths of benchmark circuits.

C5315	AOI21P, AOI22P, BUF8, INV2, INV3,
遅延最小	INV4 (5), NAND2P (17), NAND2P4,
	NAND3P, NOR22P
C5315	AOI21 (2), AOI22, BUF1, INV1 (2),
面積最小	NAND2 (18), NAND22 (6), NOR2
alu4	AOI21P, AOI22P, BUF8, INV2, INV4 (3),
遅延最小	NAND2P (4), NAND4P (2), NOR2P (3)
alu4	AOI21 (2), AOI22, INV1 (4), NAND2 (3),
面積最小	NAND3, NOR2 (2), NOR33

かっこ内の数字はセルの数を表す.

次にこの節において,2段以上のセルにおいて式(6) のベクトル合成モデルによるワーストケース解析を試 みる.

対象とする回路は 4 bit 加算回路の桁上げ信号の遅 延(図1)およびベンチマーク回路として 2 種類の回 路から,それぞれ面積最小と遅延最小の 2 種類の制約 条件で合成した回路のクリティカルパスを取り上げる. 回路とクリティカルパスの構成を表 2 に示す.

4 章の手順に従い,応答曲面の生成,ワーストケー ス解析を行った.生成した応答曲面の精度を表す重相 関係数はいずれも.999以上の値であった.この値は応 答曲面とシミュレーションの結果の相関を示す数値で あり,1に近いほど応答曲面の精度が良いことを示す. いずれの場合も精度の良い応答曲面が描けている.

ここで,4bit 加算回路で,SPICE と応答曲面をそ れぞれ用いてサンプル数 1000 のモンテカルロ解析を



図 6 SIPCE と応答曲面に遅延時間の散布図



表	3	ヮ-	- Z	トケ	ース	値の	比較
~L\	•	-	~ `		~``		レレナム

Table 3 Comparison of the worst-case values calculated by SPICE, vector synthesis model and transistor current characteristic.

セル		SPI	vct	電流	$E_{\rm v}$	E_{c}
		[ns]	[ns]	[ns]	[%]	[%]
$4\mathrm{bit}$ adder	slow	1.44	1.45	1.51	5.4	22.7
rise	fast	1.00	.99	.97		
$4\mathrm{bit}$ adder	slow	1.43	1.44	1.50	6.7	24.4
fall	fast	.98	.96	.94		
C5315	slow	5.79	5.82	6.07	4.1	25.5
遅延最小	fast	4.15	4.12	4.01		
C5315	slow	14.9	14.9	15.6	1.2	23.2
面積最小	fast	10.7	10.7	10.4		
alu4	slow	3.63	3.65	3.79	4.0	25.2
遅延最小	fast	2.62	2.60	2.53		
alu4	slow	16.6	16.6	17.3	0.3	21.3
面積最小	fast	12.0	12.0	11.7		

SPI: SPICE, vct: ベクトル合成モデル, 電流: 電流ワーストケース

行った.その結果の散布図を図6に示す.この図から も精度の良い近似が行われていることが確認できる.

以上で得られた応答曲面をもとに,ワーストケース 解析を行った.この結果を表3に示す.比較のため, SPICEを使ったモンテカルロ解析より得られるワー ストケース値(表中,SPI),電流特性のワーストケー スパラメータを使う従来手法によるワーストケース値 (同,電流)を,提案手法(同,vct)とともに示して いる.表3のSPICEとベクトル合成モデルはモンテ カルロ解析の結果を使って平均から標準偏差の3倍の 値をワーストケースとしている.ただし,モンテカル ロ解析はいずれもサンプル数1000である.また,こ



図 7 トランジスタ電流特性のワーストケース Fig. 7 Worst-cases with the conventional transitor current model.

こでいう従来手法のワーストケースとは 1 章で用い たものと同じものである.すなわち,電流特性を表す 単位ベクトル *e*_r,*e*_fをもとに,NMOS,PMOS それ ぞれのパラメータが「速い」「遅い」のケースをとる 場合を組み合わせて作られる.このワーストケースを 図7に示す.

SPICE を基準としてベクトル合成モデル,電流特性の誤差を計算して表中に示した($E_v \& E_c$). ここで誤差 E は,対象とするワーストケースの範囲をr, SPICE によるワーストケースの範囲を r_{SPICE} とすると,

$$E = \frac{|r_{\rm SPICE} - r|}{r_{\rm SPICE}} \tag{9}$$

で定義する.表よりベクトル合成モデルで 5%程度, 電流特性で 25%程度の誤差が存在する.ベクトル合成 モデルが従来手法に比べて良い精度が得られている.

1 章で示した例は,ここでの4bit 加算回路の立ち 上がりの遅延時間の解析結果である.図2のヒストグ ラムに,ベクトル合成モデルによるワーストケース値 を「Vector」として示す.この図からも,ベクトル合 成モデルのワーストケースの妥当性が示されている.

5.4 電流モデルとベクトル合成モデル

5.3 節の実験で,従来手法の電流特性のワーストケー スが精度の面で問題があることが分かった.そこで, 提案するベクトル合成モデルを用いて,従来手法でど の程度の精度で解析が可能であるかを考察する.

図 7 のワーストケース x_{cur}^{wc} を考える.図 7 は PMOS, NMOS の電流特性の 1 次係数ベクトル e_r , e_f が張る空間を示している.今 PMOS の電流のワー ストケースを考えると PMOS の 1 次係数ベクトルの 向きは e_r であることから図 7 の x_p^{wc} の位置となる. NMOS も同様に考えワーストケースは x_n^{wc} となる. 従来手法では PMOS, NMOS のワーストケースを組 み合わせて電流特性のワーストケースとしていた.こ れは図 7 から, x_p^{wc} の e_r 方向への射影成分と x_n^{wc} の



Fig. 8 Discrepancy between current model and vector model.

ef 方向への射影成分の和になるから次式で表される.

 $x_{cur}^{wc} = (x_p^{wc}{}^T e_r)e_r + (x_n^{wc}{}^T e_f)e_f$ (10) 変動変数の分布に正規分布を仮定すると等確率密度 面は楕円になり,応答曲面の接点から x_p^{wc} , x_p^{wc} を 計算することができる.また,ワーストケース値も応 答曲面から求めることができる.今,図7のように e_r-e_f 平面内で遅延特性の1次係数ベクトル bが e_r となす角を θ とすると,誤差として定義した式(9)は θ の関数で書き表すことができる.誤差は等確率密度 面である楕円の形状にも依存する.楕円の形状は変動 変数の相関行列により決まるので,いいかえると誤差 は相関行列に依存する.そこで,先の実験で使用して いるプロセスの相関行列をもとに計算した結果を図8 の「実験プロセス」で示す.図中には5.3節のベンチ マーク回路による実験結果もあわせて示した.

図 8 から, 5.3 節の実験結果が, 今回の計算結果と も一致することが確認できた.また, 最大約 25%の誤 差が生じる可能性があることも分かる.

先にも述べたように誤差は変動変数の相関行列に依存する.そこで相関行列として2つの極端な場合— PMOSとNMOSの変動変数間に相関のない場合と強い相関がある場合—を考える.

無相関の場合両者の差は最大になることが図 7 か らも予想される.このときの様子を先の方法と同様に 計算し図 8 に「無相関」として示す.この場合最大約 40%の誤差が生じることが分かる.

次に,強い相関を持つ場合では電流モデルのワース トケースと真のワーストケースの差は縮まる.完全に 相関を持つ場合両者の差はなくなり,ワーストケース の値は完全に一致する.

以上をまとめると PMOS と NMOS のプロセス間 に強い相関を持つ場合,従来手法と提案手法の精度面 での差は小さくなる.一方,相関が弱くなるにつれて 両者の差が広がる.実験プロセスを用いた誤差の計算 からは,従来手法のワーストケースの誤差が無視でき るとはいえない.このことから,提案手法による解析 が現実の問題では有効であると考える.

6. ま と め

本論文では,1段構成のセルの遅延がトランジスタ の電流特性で近似できることに着目し,各セルの遅延 時間を特徴づける1次係数ベクトルがほぼ同じ方向を 向いていることを見出した.すなわち,ワーストケー スを決める立ち上がり,立ち下がりの2つの直交する 1次係数ベクトルが存在する.そして,このベクトル の線形結合により組合せ論理回路の遅延時間の応答曲 面(ベクトル合成モデル)を構成できた.このモデル から遅延時間のワーストケースとワーストケース値を シミュレーションコストをかけず精度良く求めること ができた.

また,ベクトル合成モデルと従来の電流特性のワー ストケースの比較により,従来手法では,誤ったワー ストケース値を導き出すことを示した.この従来手法 の誤差を定量的に見積もると,プロセスばらつき(変 動変数)の相関に依存し,無相関時で最大40%,実験 プロセスで最大25%であった.

今後の課題として,ベクトル合成モデルの,テーブ ル参照モデル(Table Look-up Model)による遅延計 算への適用が考えられる.現在,式(6)のベクトル合 成モデルの未知変数 α_0 , α_r , α_f をシミュレーション 結果から回帰により求めている.これに代わり,式(8) の個々のセルごとの係数(b_{0i} , b_{ri} , b_{fi})をテーブル を利用することで求め,これを足し合わせることでこ れらの未知変数を求める.つまり,式(8)の計算で必 要なセルごとの係数を,負荷容量と入力波形の遷移時 間に対するテーブルとして用意しておくのである.ベ クトル合成にシミュレーションを行う必要がなくなり, より大規模な回路への適用が可能である.

謝辞 本研究の一部は,文部省科学研究費補助金基 盤研究(B)11555095 および学振未来開拓学術研究推 進事業研究プロジェクトの援助による.

参考文献

- 1) Spence, R. and Soin, R.S.: *Tolerance Design of Electronic Circuits*, Electronic Systems Engineering Series, Addison-Wesley Publishing Company (1988).
- Dharchoudhury, A. and Kang, S.M.: An Integrated Approach to Realistic Worst-Case Design Optimization of MOS Analog Circuits, *ACM/IEEE Design Automation Conference*,

pp.704-709 (1992).

- Aftab, S.A. and Styblinski, M.A.: A New Analytical/Iterative Approach to Statistical Delay Characterization of CMOS Digital Combinational Circuits, *International Journal of Circuit Theory an Application*, Vol.23, No.1, pp.23–47 (1995).
- 4) Jyu, H.-F. and Malik, S.: Statistical Delay Modeling in Logic Design and Synthesis, *ACM/IEEE Design Automation Conference*, pp.126–130 (1994).
- 5) Box, G.E.P. and Draper, N.R.: *Empirical Model-Building and Response Surfaces*, John Wiley & Sons (1987).
- 6) Chen, J. and Styblinski, M.A.: A Systematic Approach of Statistical Modeling and Its Application to CMOS Circuits, *IEEE Inter. Symp.* on Circuits and Systems, pp.1805–1808 (1993).
- 7) 奥野忠一,久米均,芳賀敏郎,吉澤正:多 变量解析法,日科技連出版(1981).
- 8) 近藤正樹,小野寺秀俊,田丸啓吉:中間モデ ルを用いた MOSFET の統計的モデル化手法, 電子情報通信学会論文誌 A, Vol.J81-A, No.11, pp.1555-1563 (1998).

(平成 11 年 9 月 20 日受付)(平成 12 年 2 月 4 日採録)



藤田 智弘

1967年生.1991年京都大学工学 部卒業.1993年同大学大学院工学研 究科電子工学専攻修士課程修了.同 年三菱電機(株)入社.現在京都大 学大学院情報学研究科通信情報シス

テム専攻博士後期課程在学.LSIの設計手法,LSI用 CADの研究に従事.1998年電子情報通信学会学術奨 励賞受賞.電子情報通信学会会員.



小野寺秀俊(正会員)

1978年京都大学工学部電子工学 科卒業.1983年同大学大学院博士 課程(電子工学専攻)修了.同年同 大学工学部電子工学科助手.同大学 助教授を経て,現在,同大学大学院

情報学研究科通信情報システム専攻教授.LSIの設計 手法,LSI用 CAD,MOS アナログ回路の研究に従 事.工学博士.1984年度丹羽記念賞受賞.電子情報 通信学会,IEEE 各会員.