

## 5 L-7

## 汎用エンジン RM-I の開発

富田昌宏 村田之広\* 菅沼直昭 平野浩太郎  
神戸大学 \*松下電工(株)

## 1. はじめに

大規模化する論理回路の設計期間を短縮するために、CADにおける特定の処理を高速に実行する専用エンジンが提案・開発されてきた[1]。これらのエンジンは、ソフトウェアによる処理と比較して2桁から3桁の処理速度向上を達成している。しかし反面では、特定の処理向けに徹底した専用化が図られているために、処理の柔軟性に欠け、また大きな筐体を必要とするという問題がある[1]。また、汎用の並列計算機を用いた並列処理によって、高速処理を達成する試み[2]も行われている。この方式では、プログラム言語レベルでの粒度の粗い並列性に頼らざるを得ないため、専用エンジンに比べて処理速度が低下する。図1に各高速化手法の位置付けを示す。マイクロプログラム制御を導入したエンジン[3]は、ワイヤード論理を用いた専用エンジンと汎用並列計算機の中間に位置付けられるが、その構造上の制約から確保できる柔軟性には限界がある。以上のことから、CADの処理を高速化する場合、柔軟性・汎用性と処理性能間のトレード・オフから逃れることは不可能であった。

この問題を解決するために、我々は汎用エンジン(Reconfigurable Machine)を提案する。汎用エンジンは、複数の電気的に書き換え可能なFPGA(Field Programmable Gate Array)[4]とメモリによって構成される。汎用エンジンはゲートレベルでプログラム可能であるため、高い柔軟性と高い処理性能の両立を可能とする。

本稿では、汎用エンジンの概念を明らかにするとともに、プロトタイプとして開発したRM-Iの構成について述べる。




図1 高速化手法の位置付け

Reconfigurable Machine-I  
Masahiro Tomita, \*Yukihiko Murata, Naoaki Saganuma  
and Kotaro Hirano  
Kobe University, \*Matsushita Electric Works, Ltd.

## 2. 汎用エンジン

エンジンによる高速化を達成するためには、対象とする問題がもつ並列性をあらゆるレベルで可能な限り抽出することが必要である。汎用エンジンはゲートレベルでプログラム可能であるため、問題に含まれる並列性をクロック単位まで細かく引き出すことが可能となる。さらに、マイクロプログラム制御のエンジンでは固定されるデータバス等についてもプログラム可能となるため、高い柔軟性を提供できる。また、データ格納用に複数のメモリ・バンクを用意することによって、汎用エンジン単体での処理実行を可能とすると同時に、メモリ・アクセスの並列化による速度向上にも寄与する。

また、動的にプログラム可能なFPGA[4]の採用により、電源を投入したままの状態で、汎用エンジン上に実現されるハードウェアを変更・交換することができる。

FPGAを用いて、さまざまな論理回路の構成を可能とする装置の例として、ASICエミュレータ[5]が挙げられる。これらは、LSIのエミュレーションを主要な目的としており、現状では記憶素子が欠けているために、CADエンジンとして利用することは困難である。

汎用エンジンの動作手順の例を図2に示す。まず、ホスト・コンピュータから送られるConfiguration Data(以下CFGデータと略す)によってFPGAの内部機能を設定する。次に、必要に応じて汎用エンジンのメモリに初期データを転送する。汎用エンジンは、ホスト・コンピュータからの指示によって処理を開始する。結果がメモリに格納される場合は、インターフェース・モジュールを介してホスト・コンピュータに転送する。異なる処理を実行する際には、対応する別のCFGデータによってFPGAを再設定する。

汎用エンジンの概念は、搭載するFPGAの数やメモリ容量、FPGA間接続、メモリ配置、外界とのインターフェース等を規定




図2 汎用エンジンの動作手順例

するものではない。これらは、対象とする複数の処理がもつ特性を考慮して決定すべきである。よって、CAD 用途に限らず、信号処理・画像処理等の広い分野への応用も考えられる。

### 3. 汎用エンジン・プロトタイプ：RM-I

我々は、汎用エンジンの一例として比較的小規模の処理を対象とする RM-I を開発した。FPGA には、動的にプログラム可能な Xilinx 社の XC3090 [4] を用いた。XC3090 は 320 個の CLB (Configurable Logic Block) と 144 個の IOB (Input / Output Block) をもつ。RM-I の構成を図 3 に示す。対象とするアルゴリズムをハードウェア上に実現する実行モジュールと、ホスト・コンピュータとの通信を行うインターフェース・モジュールから成る。インターフェース・モジュールから出力される 3 bit の値  $n$  に応じて、 $16 / 2^n$  MHz のクロックを供給する。

RM-I の構成決定にあたり、次の点を考慮した。

#### (1) 規模

20 Kゲートまでの回路を汎用エンジン上に実現するために、実行モジュールに 4 個の FPGA を配する。XC3090 の仕様によれば、9,000 ゲート相当の回路を実現できるが、配線効率を考慮して、4 個の XC3090 を配することによって 20 Kゲートの容量を確保する。他に、1 つの FPGA をインターフェース・モジュールに適用する。また、CAD 分野の処理を行うために最低限必要であると考えられる、各 96 Kbyte の SRAM によるメモリを 4 バンク用意する。

#### (2) 接続方式

FPGA 間の接続方式については、クロスバ・スイッチ、バス、アレイ、ハイパキューブ等が考えられる。RM-I は、単一プロセッサ、マルチ・プロセッサの双方に対応できるように、FPGA 間に個別の通信路を設けている。また、FPGA 間で共通して用いるデータのために 24 bit のバスを設けている。

#### (3) メモリの配置

メモリの配置は、大きく共有メモリと分散メモリに分けることができる。RM-I では、並列処理効率向上のために、分散メモリを採用する。各メモリは 32 Kword × 24 bit の容量をも




図 3 RM-I の構成

つ。実行モジュールの 4 つの FPGA は、実行モードのときにそれぞれのローカル・メモリにのみアクセス可能である。非実行モードでは、インターフェース・モジュールからグローバル・アドレスによってアクセスされる。

また、CFG データ・インターフェース部は、ホストからの指示に基づき FPGA の内部機能設定を制御する。

### 4. RM-I の応用と課題

RM-I を論理診断と論理シミュレーションの高速化に利用した結果、3.5 MIPS の計算機に比べて約 200 倍の高速化を達成するとともに、複数の工程を同一のハードウェア上で実行できることを確認した [6][7]。

RM-I には、ゲートおよびメモリ容量、FPGA 間接続等の点で制約がある。FPGA 上位モデル [8] の採用によって、配線効率および内部資源利用率の向上と、システム・クロックの高速化を図る必要がある。また、FPGA 間接続にも柔軟性を確保するため、FPGA を利用した FPGA 間接続も考えられる。ローカル・メモリをもつ FPGA と接続用の FPGA を規則的に組み合わせた、スケーラブルな構造によって高い拡張性を得ることが望ましい。さらに、パーソナル・コンピュータの拡張スロットに挿入して、種々のアプリケーションの高速化を図る「パーソナル・エンジン」への発展も期待される。

### 5. まとめ

複数の処理を单一のハードウェアで実行できる汎用エンジンを提案し、その一実現例である RM-I について述べた。汎用エンジンを用いることによって、ハードウェア資源を有効に利用し、大量のデータを高速に処理することが可能となる。また、汎用エンジンはハイレベル合成の対象としても興味深いと考えられ、メモリ割り当てを含むマッピングの自動化が今後の課題として挙げられる。

### 参考文献

- [1] T. Blank, "A Survey of Hardware Accelerators Used in Computer-Aided Design," *IEEE Design and Test of Computers*, vol.1, no.3, pp.21-39, 1984.
- [2] K.Y. Tham, "Parallel Processing for CAD Applications," *IEEE Design and Test of Computers*, vol.4, no.5, pp.13-17, 1987.
- [3] P. Agrawal, et al. "MARS: A Multiprocessor-Based Programmable Accelerator," *IEEE Design and Test of Computers*, vol.4, no.5, pp.29-36, 1987.
- [4] プログラマブル・ゲートアレイ データブック, ザイリンクス社, 1990.
- [5] "MARS II - A Second-Generation Logic Emulation System for Validating VLSI Designs in the End Product," PiE Design Systems, Inc. 1991.
- [6] 皆沼直昭他, "汎用エンジン RM-I の論理診断への応用," 情報処理学会第45回全国大会講演論文集, 5L-08, 1992.
- [7] 澄川文徳他, "汎用エンジン RM-I による論理シミュレーション," 情報処理学会第45回全国大会講演論文集, 5L-09, 1992.
- [8] The XC4000 Data Book, Xilinx, Inc., 1991.