

グリッドレスルータの並列化の検討

5 L-4

大島康実 和田英彦 春田康博
横河電機(株)

1 はじめに

現在、さまざまな並列処理の研究がなされている。その中で、アプリケーションの並列化の研究も数多く発表されている。この中で我々はプリント基板内を配線するルータに着目し、これを並列処理によってどの程度、高速化できるかを検討した。現在研究されている並列処理ルータ[1-3]は、ハードウェア構造に基づいたアルゴリズムになっている。

我々は、汎用ワークステーションで開発が行われているルータについて、共有メモリ型のマルチプロセッサ汎用ワークステーションで並列処理によって高速化することとした。ルータは、表面実装部品に対応し、ピン間隔に配線が影響されないグリッドレスルータを用いている。本報告では、このルータで逐次処理と同じ高品質、高配線率の結果を得られるようにしたまま、並列処理によってどの程度高速化できたかを示す。

2 グリッドレスルータの概要

現在用いられているルータの多くはグリッドを基本としたXYテクニックに基づいて配線を行っている。しかし、この方式は、表面実装部品やピン間隔の異なった部品への対応が十分ではない。そこで、グリッドにとらわれないグリッドレスルータの開発が行われた。

本研究に用いたグリッドレスルータは、1本ずつの配線を繰り返して行うことにより全配線を終了するものである。1本の配線処理は、図1に示す3つの処理にわけることができる。

1. 図形データベース生成


配線領域内で配線可能領域を台形に区切る。

2. 概略経路探索

台形に区切られた配線可能領域を探索し、始点から終点までの配線可能領域のつながった経路を求める。

3. 詳細経路決定

概略経路探索で求められた配線可能領域内の具体的な配線経路を決定する。



■ 障害物 図形データベース生成
 概略経路探索
 詳細経路決定

図1: グリッドレスルータの配線

なお、このグリッドレスルータは 0° 、 90° 配線以外に 45° 配線を可能にしているため、高品質、高配線率の配線ができるようになっている。

3 並列化方式

このグリッドレスルータの並列化にあたっては、逐次処理で得られる結果と全く同じ結果が得られることを前提とした。この前提に基づき検討したところ、次の2つの部分で並列処理が可能であることがわかった。

1. 配線をピンペアごとに並列化

2. 1本の配線内の図形データベース生成処理を並列化

配線をピンペアごとに並列化する方法で逐次処理と同じ結果を得るためには、ある配線を行う場合にその配線と依存関係のある以前の配線結果が必要となる。並列処理を行うためには、これらの依存関係を考慮して、スケジューリングを行わなければならない。

一方、1本ごとの配線内で処理の並列化は図形データベース生成処理を並列処理することとした。この部分は基板の各面ごとに処理が行われているので、これを面ごとに並列に処理することとした。ただし、表面実装部品などがあるため、各面ごとに処理するデータ量は異なる。このため、この並列処理部分の並列化された部分1つ1つの処理時間(各面ごとの処理時間)は均等ではない。

4 並列化結果

3、で述べたように、このグリッドレスルータでは2つの並列処理の可能性があることがわかった。そこで今回は、そのうちの1本の配線内の図形データベース生成処理の並列化について汎用ワークステーションにインプリメントを行った。この汎用ワークステーションは4つのCPUを持っている共有メモリ型のものである。この汎用ワークステーションにインプリメントした逐次処理のものと並列処理のものと処理時間(elapse)の比較を行った。ここで用いた基板データは実際の基板データである。この結果を表1に示す。

表 1: 並列化による図形データベース生成の処理時間

	並列処理 (s)	逐次処理 (s)	比率 (%)
DATA1	150.60	153.30	98.24
DATA2	407.04	424.86	95.81
DATA3	65.71	70.94	92.63
DATA4	1172.39	1401.25	83.67
DATA5	652.67	741.84	87.98
DATA6	2179.02	2492.96	87.41
DATA7	3443.83	4022.28	85.62

表1は図形データベース生成部分の逐次処理との比較である。比率は、並列処理の逐次処理に対する比率を表している。図形データベース生成部分では約15%の処理時間の短縮がはかれている。この並列処理による処理時間の短縮が約15%にとどまっている理由としては次のものがあげられる。

1. 図形データベース生成の部分の中でもデータの読み込みなど並列処理できない部分が残っている。
2. 3、で述べたように、並列化された部分のおのの処理時間が不均等である。
3. 並列処理のオーバーヘッドがかかってしまっている。

これらを考慮した場合、並列処理の処理時間は逐次処理の処理時間と比較して妥当なものといえる。

また、配線処理全体を見た場合に処理時間の短縮は数%にとどまっている。これは、1本の配線の中で図形データベース生成部分の占める割合が4割程度であることによる。

5 まとめ

以上、グリッドレスルータの並列化について示した。まず、このルータに2つの並列処理の可能性のあることを示した。そして、1本の配線内の図形データベース生成内を並列化について汎用ワークステーションにインプリメントを行い、約15%の処理時間短縮ができることがわかった。今後は、配線をピンペアごとに並列処理する方法についてもインプリメントを進め、処理時間短縮の効果を確認する。

参考文献

- [1] 佐野他:分散メモリ型と共有メモリ型マルチプロセッサによる並列配線処理の性能評価, 情報処理, Vol.33, No.3, pp.369-377(1992)
- [2] 伊達他:並列オブジェクトモデルに基づくLSI配線プログラム, 情報処理, Vol.33, No.3, pp.378-386(1992)
- [3] 山内他:MIMD型並列計算機上のLSIルーターPROTON-1, JSPP '92, pp.445-452(1992)