WEKO3
アイテム
JCAD : システムレベルシミュレーション
https://ipsj.ixsq.nii.ac.jp/records/121782
https://ipsj.ixsq.nii.ac.jp/records/1217828f2fc542-dc8d-4431-9a90-eb000b6c8e08
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001343470.pdf (131.6 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1992-02-24 | |||||
| タイトル | ||||||
| タイトル | JCAD : システムレベルシミュレーション | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | JCAD : System Level Simulation | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| (株)東芝 情報処理・機器技術研究所 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Toshiba Corp. | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 東芝では、ミニコン用ASIC開発のために、専用CAD(総称してJCAD)開発を併せて行ってきた。本論文では、このうちミニコンシステム全体をゲートレペルで検証できるCAD(システムレベルシミュレータ:JSIMと呼んでいる)について述べる。一般に大規模ASICを設計する設計者は、まず、高位レベルで設計/検証を行う。そして、回路の複雑度や規模に従い、自動論理合成CADを用いたり、人手によって高位記述の回路をゲートレベルの回路に展開し検証を行う。現在、東芝では、ゲートレペルでの記述をLSI製造用受入れデータとみなしており、自社のゲートレベルシミュレータにて、この受入れデータを使った高精度のタイミング検証を行っている。これは、市販の汎用ゲートレベルシミュレータでは、どうしても自社固有のプロセス精度までを合わせ込むことが困難であるからである。従って、今後のサプミクロンプロセスを用いたASIC開発においては、益々市販のゲートレベルシミュレータでは十分な精度のシステム検証が困難化すると予想される。今回対象となったミニコンはサプミクロンルールのASICを適用する必要があるため、我々は次の手法を用いた。即ち、半導体メーカ固有のルールに従って個々のASICのタイミング検証用モデルを、半導体メーカのCADを用いて作成する。次にASIC間を接続する情報を別途用意して、これを元に個々のASICのタイミング検証用モデルを接続していく。これによって、汎用ゲートレベルシミュレータでは実現できなかった高精度の検証が行えるようになった。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第44回, 号 ハードウェア, p. 167-168, 発行日 1992-02-24 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
