WEKO3
アイテム
SSS-MIN用LSIチップの実装
https://ipsj.ixsq.nii.ac.jp/records/121751
https://ipsj.ixsq.nii.ac.jp/records/121751a29416fc-9c81-4a7b-8937-0974dc791fe2
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001343439.pdf (193.9 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1992-02-24 | |||||
| タイトル | ||||||
| タイトル | SSS-MIN用LSIチップの実装 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | An implementation of an LSI chip for SSS-MIN | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 慶応義塾大学理工学部 | ||||||
| 著者所属 | ||||||
| 慶応義塾大学理工学部 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Keio University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Keio University | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | SSS(Simple Serial Synchronized)-MIN[1]は、スイッチングエレメントの構造が単純で、シリアル転送によりビンネックが解消されているため、1チップ内に多数のエレメントを実装することが可能である。また、従来のMINでは実装が困難であったMessage combining機能を簡単に組み込むことができる。ここでは、試作が終了した16入出力(32エレメント)を持つSSS-MIN用LSIについて報告する。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第44回, 号 ハードウェア, p. 103-104, 発行日 1992-02-24 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
