

3 J - 7

故障シミュレーション高速化方式

(1) 観測不能故障除外

上脇美加 南雲宇晴 西田隆夫
 (株) 日立製作所 中央研究所

1. はじめに

近年、計算機のより複雑な機能実現のために、LSIの高集積化、大規模化が顕著である。複雑なシステムの信頼性向上のためには、計算機を構成するLSIの高品質な検査が必須である。しかし、検査に使用する診断データ生成に要する故障シミュレーション時間が著しく増大するという問題が生じてきている。これに対処すべく、従来より故障シミュレーション高速化のための様々な手法が研究されている[1]-[3]。本稿では、故障シミュレーションの新たな高速化方式である観測不能故障除外方式の基本概念について報告する。本方式適用時に特に考慮すべき再収れん経路に対する対策と本方式の効果については、別稿[4]にて報告する。

2. 故障シミュレーションの問題点と対応策

(1) 故障シミュレーションにおける問題点

故障シミュレーションは、回路内に起こりうる全ての故障について、テストパターンを入力したときの回路の動作を逐一計算するものである。従って、その処理量は、テストパターン数、故障数、及びゲート数の積に比例するので、図1に示すような3次元空間で表現できる。

このため、論理回路の大規模化に伴い、故障シミュレーションは膨大な処理時間を要するという問題が生じてきている。

(2) 対応策

上記問題に対処するための一手法として、故障シミュレーションの処理対象故障数を大幅に削減する方法を考案した。以下では、その着眼点とアプローチについて説明する。

図2に故障の検出特性を示した。ここで、バタングループとはテストパターン集合を複数のグループに分割したときのひとつの集合単位である。バタングループ単




図1 故障シミュレーション処理空間




図2 故障の検出特性

位にみたとき、領域Aに含まれる故障は、あるバタングループ内で検出され得ないが、その他のバタングループ内では検出され得る故障である。

故障シミュレーションの結果故障辞書に登録されるのは検出故障のみである。従って、領域Aに属する故障についてのシミュレーションは結果的に処理が無駄となる。このようなバタングループ内で検出され得ない故障をシミュレーションする前に認識し除外することにより、高速化が可能となる。

故障の検出条件は、

- ・顯現可能性
- ・観測可能性

Research on Accelerating Fault Simulation

(1) Excepting Un-observable Faults

Mika KAMIWAKI, Takaharu NAGUMO, Takao NISHIDA
 Central Research Laboratory, Hitachi, Ltd.

とともに満足していることである。従って、パタングループ内で検出され得ない故障は、顕現不能であるか、または観測不能であるか、または顕現と観測が同時に成立しないかである。顕現可能性については容易に認識できるので、従来より顕現不能故障はシミュレーションの対象外とされている。

そこで今回は、観測可能性をシミュレーション前に効率良く認識し除外する方法を考案したので、次章にその内容を示す。

3. 観測不能故障除外方式

パタングループ単位に以下に記す(1)、(2)の処理を実施することにより、パタングループ内の観測不能な領域(以下これをUOR(Un-Observable Region)とよぶ)を抽出でき、UOR内に含まれる故障は観測不能であるとして、シミュレーションの対象から除外することができる。

(1) 固定値シミュレーション (図3(a)参照)

パタン1-3を1つのパタングループとする。このときパタングループ内で論理値が不变である領域を認識するために、以下の処理を実施する。

パタングループ内において入力論理値が0または1に固定である固定値と、0と1の両方をとりうる非固定値Xとで構成される固定値パタンを入力として、回路内の各素子に対して論理演算を実施し、信号線の論理値を求める。

(2) UOR抽出 (図3(b)参照)

回路の出力側の素子より、(1)の結果を用いて、各素子の入力端子に対して観測可能性を評価する。観測可能性は、素子の出力値を制御する固定値(例えばANDゲートならば固定値0)の有無に依存する。例えば、図3(b)に示すように、0入力端子は観測可能、X入力端子は観測不能と決定する(詳細は別稿[4]参照)。観測可能な入力端子は、さらにその入力側の素子に対して同様に観測可能性を評価し、また、観測不能な入力端子はその入力側はパタングループ内の観測不能領域UORとする。

以上の処理を、外部入力端子に到達するまでまたは観測可能な入力端子が存在しなくなるまで繰り返し実施する。

4. UOR抽出時の留意点

上記手順によりUORを抽出する際、再收れん経路を考慮する必要がある。すなわち、固定値シミュレーションの結果、素子の複数の入力ピンが固定値となつた場合には、正確なシミュレーションを保証するため図4の方式2に示すようにUORを抽出する。方式2によ




図3 パタングループ別UOR抽出手順




図4 UOR抽出上の留意点

るUOR抽出は、再收れんが発生しない場合には悲観的すぎる(本来UORである部分を認識できない)という問題点が生じるが、これに対する別稿[4]にてその対応策を説明する。

5. おわりに

故障シミュレーションの高速化手法として、故障シミュレーションの処理に先立って、観測不能故障を認識することにより故障シミュレーションの処理対象故障数を削減する方法を考案した。再收れん経路を含む回路に対しても正確なシミュレーションが可能である。

[参考文献]

- [1] M.Abramovici et al., "Critical path tracing - An alternative to fault simulation," DAC, 214-220, 1983.
- [2] T.Nishida et al., "RFSIM: Reduced Fault simulator," Trans.on CAD, 392-402, 1987.
- [3] Fadi Maamari et al., "A Fault Simulation Method Based on Stem Regions," ICCAD, 170-173, 1988
- [4] 南雲 他, "故障シミュレーション高速化方式 (2)事前故障伝搬," 情報処理学会 第42回全国大会, 1991.3