

機能／回路レベル混在システムのシミュレーション方式

3.J-2

平井 千秋 渡辺 俊典 林 晋一

(株)日立製作所システム開発研究所

1.はじめに

機能／回路レベル混在システムシミュレータの基本アルゴリズムを提案し、解析例を示す。本方式は、連続系シミュレーションと回路シミュレーションとを融合することによって実現したものである。本方式の従来技術に比較した特徴は、機能と回路とが混在したシステムのシミュレーションを可能にした点と、この結果として回路設計の上流過程から下流過程までの一貫支援を可能にした点である。

2.背景

アナデジ混在LSIの集積度は3~5年で2倍という速さで向上し、従来のシミュレータでは回路全体の解析が困難な状況が生じている。例えば、本報告で例に挙げるVTR用LSIは、アナログ500素子、ディジタル800ゲートから成る。これを回路シミュレータでトランジエント解析すると、大型計算機によっても10時間以上の計算時間を必要とし、実用にならない。

そこで、全体回路を部分回路に分けてシミュレーションする方法が考えられるが、部分回路のシミュレーションでは全体回路の挙動は把握できないという問題がある[1]。

また、設計者は機能ブロック図を順次、回路に詳細化して設計を行なう。しかし、従来の回路シミュレータでは、回路全体が決まるまではシミュレーションができない。

以上の問題に対して我々は先に、機能／回路レベル混在システムの回路部分を連立微分方程式に置き換えることにより、これを連続系シミュレーションDDSL[2]で解析した[3]。しかし、回路部分を微分方程式に直すことは設計者の負担となった。そこで、回路部分を通常のネットリスト形式で表現でき、機能ブロック部分を連続系シミュレーション言語で記述できるシミュレータを開発し、機能／回路混在システムのシミュレーションを可能にした。

この方式によれば、回路の一部を機能関数として記述できるため回路全体のシミュレーションの大幅な時間短縮が可能となる。また、機能ブロック図を順次、回路に詳細化する過程を一貫して支援することができる。

3. 解析対象

本方式が対象とするシステム例を図1に示す。本例は、VTR用カラー信号処理LSIの記録モードのPLL(Phase-Locked Loop)機能をモデル化したものである[3]。図に示すように、回路とブロックが混在したシステムである。




図1 解析対象

4. 基本アルゴリズム

多くの回路シミュレータは数値積分を帰還形積分法によって行なっている。これは帰還形積分法が安定性に優れるためである[4]。容量の特性を後退オイラー法によって表すと

$$i^{t+\Delta t} = C(V^{t+\Delta t} - V^t) / \Delta t \quad (式1)$$

となる。

この式は、時刻(t+Δt)の入力電流から時刻(t+Δt)

の出力電圧を計算する式と解釈できる。従って、図1の回路部分は、これを従来の回路シミュレータで解析することにより、入力 $I(t)$ に対する出力 $V_C(t)$ を計算する機能ブロックと解釈できる。

図1中で、 $1/S$ (積分)以外の部分を一つの機能ブロックで表すと、図2となる。この系は、

$$y = G(x) \quad (\text{式2.a})$$

$$dx/dt = y \quad (\text{式2.b})$$

と表される。

これを前進形積分法(オイラー法)で表すと、

$$y^{t+1} = G(x^t) \quad (\text{式3.a})$$

$$(x^{t+\Delta t} - x^t)/\Delta t = y^t \quad (\text{式3.b})$$

となる。この式より、初期条件をもとに順次 Δt 秒後の x , y を計算できる。ここで前進形積分法を採用した理由は、ブロックGの非線形性に伴う収束計算を避けるためである。

すなわち、本方式のアイデアは、回路に対する帰還形積分法と、機能ブロックに対する前進形積分法を繰返し実行することによって機能と回路の混在した系のシミュレーションを効率的に実現した点にある。




図2 抽象化ブロック図

5. 記述例

解析例1を記述した例を図3に示す。ここに示すように、機能ブロック図と回路がそれぞれ適した表現で表される。

```

P1I=INTGRAL(0.0,VCO)
P1J=P1I/320
P1K=320*P1J
P1I=P1I-P1K
I=AFGEN(DAC,P1)
I1 0 1 INPUT(I)
RV 1 0 2.4 8200
S1 1 2 PULSE(INPL,PW,PP)
DV1 2 0 2.6
DV2 0 2 -2.2
R2 2 3 1000
C2 3 0 0.0000047
INIT(2.2) OUTPUT(VC)
C3 2 0 0.0000000033 INIT(2.2)
VCO=AFGEN(SLICE2,VC)
  
```

ブロック線図部
回路部分
ブロック線図部

図3 記述例

6. 解析結果

解析結果を図4に示す。図1の V_C の時間変化を表わす。時間刻み幅 $0.1 \mu\text{sec}$ で解析し、計算所要時間は、SUN4で6分30秒であった。なお、実測値との一致は良好であった。




図4 解析結果

7. おわりに

帰還形積分法と前進形積分法を組み合わせることにより、機能/回路混在システムのミュレーションを行なう方式を提案し、解析例を示した。回路の一部を機能関数化することにより、大規模回路の高速シミュレーションを可能にするとともに、回路設計の上流過程から下流過程までを一貫して支援することができる。

参考文献

- [1] 藤井信生：アナログ集積回路の計算機援用解析・設計における問題点、電子情報通信学会論文誌A Vol. J73-A No.8 pp.1313-1320 (1990)
- [2] 三巻達夫：ダイナミックシステムのディジタルシミュレーション、計測と制御、7, 4, pp.256-268 (1968)
- [3] 林晋一ほか：連続系シミュレーション手法によるVTR用カラー信号処理LSIの機能シミュレーション、電気情報通信学会論文誌A Vol.J72-A No.11 pp. 1829-1843 (1989)
- [4] Donald A. Calahan：コンピュータによる電子回路設計、日刊工業新聞社(1974)