入力信号パターンを考慮した低電力算術演算回路の設計手法

室	山	真	徳†	石	原		亨竹
兵	頭	章	彦†	安	浦	寛	人†

算術演算器はマイクロプロセッサをはじめ,画像処理などの様々なLSIの重要な構成要素である. ディジタル信号処理プロセッサ(DSP)や動画像処理プロセッサでは並列乗算器の性能がシステム性 能を左右する.算術演算回路の設計においては1ビット全加算器(FA)やカウンタなどを基本セルと して用いて設計が行われる.本論文では,各基本セルへの入力信号パターンの偏りの影響を考えて, 回路構造の異なる複数の基本セルの中から最も適したセルを選択したり,セルの対称な入力端子への 配線を変更したりすることで算術演算回路の消費電力を削減する一手法を提案する.提案する手法に より乗算器の消費電力を 32.1%削減できることを示し,回路の最適化手法も提示する.

A Design Method for Low Power Arithmetic Circuits Considering Input Patterns

MASANORI MUROYAMA,[†] TOHRU ISHIHARA,^{††} AKIHIKO HYODO[†] and HIROTO YASUURA[†]

Arithmetic circuits are important components of micro processors and image processing LSIs. Performance of digital signal processors and motion video processors strongly depends on the performance of multipliers. In the design of arithmetic circuits, 1bit full adders and counters are used as basic cells. In this paper we propose a design method for low power arithmetic circuits in which 1) basic cells are selected from a set of circuits with different structures and 2) connections to the terminals of the basic cells are optimized. Experimental results demonstrates 32.1% power reduction of a parallel multiplier designed by the proposed technique.

1. はじめに

微細加工技術の急速な発達により,現在のLSI設計 では1つのチップ上に大規模かつ複雑な回路を実現で きるようになった.それにともない,製品の設計期間 の短縮や高性能化,低コスト化,低電力化を同時に満 たす設計手法の開発はますます難しくなっている.特 に消費電力に関しては多様な携帯機器に求められる要 求を満足させることは困難である.消費電力の問題は 重要性が増しており様々なレベルでの低消費電力化の 手法が提案されている^{1)~3)}.本論文では回路レベルで の低消費電力の手法を提案する.

フルカスタムよりも速度性能は落ち消費電力が大き

くなるが,コストや設計期間が重要視されるディジタ ル回路には,汎用の部品を組み合わせたセルベース設 計が広く採用されている.セルベースLSI設計におい て基本構成要素となるセルは設計対象となるLSIの性 能,電力および面積に対して大きな影響を与える.

算術演算回路はマイクロプロセッサをはじめ様々な LSIの重要な構成要素である.算術演算回路は全加算 器やカウンタなどの基本的なセルを組み合わせて構 成されることが多い.そのため算術演算回路を構成す るセルの選択は重要となる.設計する算術演算回路に 適したセルライブラリを用いることで面積,遅延や電 力の制約を満たすことができる可能性がある^{4),5)}.本 論文では算術演算回路を構成する各セルの入力信号パ ターンを考慮することにより,(1)回路構造の異なる 複数のセルを用意し,その中から最も適したセルを選 択する,(2)セルの入力端子の配線を決定することで 算術演算回路の消費電力を削減する一手法を提案する. 同時に短いシミュレーション時間で低電力な算術演算 回路を設計する手法も示す.

[†] 九州大学大学院システム情報科学府情報工学専攻 Department of Computer Science and Communication Engineering, Kyushu University

^{††} 東京大学大学院大規模集積システム設計教育研究センター VSLI Design and Education Center (VDEC), University of Tokyo

2章で準備として CMOS 論理回路における消費電 カとセルの入力信号パターンおよび関連研究の説明を 行う.3章では従来のセルベースにおける算術演算回 路設計手法と問題点を述べ,入力信号パターンを考慮 することによる電力削減手法を提案する.4章では算 術演算回路の中で特に重要である並列乗算器を実験対 象に用いて本手法の有効性を示し,結果と考察を報告 する.最後に5章で本論文をまとめる.

2. 準備

2.1 CMOS 論理回路の消費電力

本論文は CMOS 論理回路を対象として議論する. CMOS LSI における消費電力は次の 3 つの和として 考えることができる.(i) リーク電流による消費電力, (ii) 貫通電力による消費電力,(iii) 負荷容量を充放電 するための電力である.(i),(ii),(iii)の中で(iii)の 負荷容量を充放電するための電力が全消費電力におい て支配的である⁶⁾.負荷容量を充放電するための消費 電力は次式で表現することが可能であり,全消費電力 は負荷容量を充放電するための消費電力にほぼ等しい ので CMOS トランジスタで1サイクルあたりに消費 される電力は式(1)で近似できる.

$$P = \sum_{k=1}^{N} CL_k \cdot Swit_k \cdot V_{DD}^2 \tag{1}$$

ここで N は回路の総ゲート数, CL_k はゲート k の 負荷容量, $Swit_k$ はゲート k でのスイッチング回数, そして V_{DD} は電源電圧である.消費電力はゲートの 総スイッチング回数に比例することを式 (1) は示して おり,総スイッチング数を削減するとこで消費電力を 削減できる.

2.2 セルの入力信号パターン

算術演算回路中には同じ論理関数を実現するセルが 複数存在することが多い.同じ論理関数を実現するセ ルを基本セルとよび,通常同じ基本セルには同じ回路 構造のセルが使用されている.

基本セルの入力端子において入力信号のパターン (連続した入力信号値のペア)を *IPP*(*Input Patterns Pair*)と定義する.たとえば 2 入力 NAND では入力 A, Bにおいて,時刻 t での入力信号値 (0,1)と時刻 $t+\delta$ での入力信号値 (1,1)のペアが IPP である.IPP は基本セルを構成する回路中のゲートの状態(スイッ チングするかしないか)を決定する.2 入力 NAND の例では出力の信号値は 1 から 0 へとスイッチする. ゲートのスイッチングが消費電力に影響を与えるため に IPP を考えることは重要である.IPP の集合はそ



図1 3ビット配列型並列乗算器における各 FA セルの入力端子の スイッチング回数の偏り

Fig. 1 The numbers of switching activities of input terminals of FAs in a 3-bit array type multiplier.

の特徴により分類できる.1つは偏りのない IPP の集 合(uniform IPPs)である.偏りのない IPP の集合 とは対象とする回路の全入力端子に全通りの IPP を 与えた場合に IPP の集合に含まれるそれぞれの IPP の発生確率が等しい IPP の集合のことである.2つめ は偏りのある IPP の集合(biased IPPs)であり,回 路の全入力端子に全通りの IPP を与えたときに偏り のない IPP の集合以外の IPP の集合とする.

例として 3 ビットの配列型並列乗算器(図1)を考 える.図中の数値は乗算器を構成する1 ビット全加算 器(1-bit Full Adder:以下 FA)の入力端子および 出力端子におけるスイッチング回数を表す.乗算器に はすべての IPP(4096 パターン)を与えた.その際の それぞれの FA は偏りのある IPP の集合をとる.たと えば, FA3 では入力端子 A は入力端子 C_{in} の4倍ス イッチングするような IPP の集合が与えられている.

2.3 関連研究

式 (1) の各パラメータ V_{DD} , CL_k , $Swit_k$ を削減 することで電力を削減できる.低消費電力技術の総合 的な解説書としては文献 1)~3) がある.

V_{DD} を削減する手法には文献 7),8)があり,文献 8)はセルベース設計においてセルごとに2種類の電 源電圧のうちから最適な電圧を割り当てることで低電 力化を実現している.電源電圧の低下は電力削減に与 える影響は大きいがハードウェアコストがかかる手法 である.*CL_k*を削減する手法としてよく用いられる のがゲートのサイジング^{9),10)}である.ゲートのサイジ ングは,論理式を実際の NAND などのライブラリに あるセルにより実現(テクノロジマッピング)した後 に行われ様々なパラメータを考慮する必要がある.こ れらの手法に対し我々は *Swit_k* を削減することで低

電力を実現する.

Swit_k を削減する手法は数多く提案されている^{11)~15)}.もとの回路に新たにセルや配線などの冗長部分を付加することで回路全体のスイッチング回数を削減する手法^{11),14)}や,少ないスイッチング回数となるようにテクノロジマッピングする手法がある¹³⁾. しかし,これらはセルの出力部分のスイッチングを削減する手法でありセル内部のスイッチング回数を考慮していない.また,セルの入力信号パターンも考慮していない.

入力信号のパターンを考慮してセルをマッピングす ることで電力を削減する手法は文献16)にある.この 手法もセル内部のスイッチングを削減することは考え ていない.

提案する手法は入力信号のパターンを考慮してセル 内部のスイッチングを削減する手法である.また,多 数のパラメータを考える必要はなく,そのうえ特別な ハードウェアコストはかからない.本手法は上記の低 電力化の手法と組み合わせることが可能である.

3. 低電力算術演算回路の設計手法

3.1 従来の設計手法と問題点

算術演算回路設計を行う場合,設計者はある基本セ ルの集合を用いることになる.算術演算回路において は,全加算器,並列カウンタ,マルチプレクサ,シフ タなどが基本セルとなる.基本セルを実現する回路は 基本的に1種類しか用意されていない場合が多い.駆 動力が異なる基本セルを複数用意することはあるが基 本的な回路構造は同じである.単一の回路構造の基本 セルでは算術演算回路に課せられる面積,遅延および 消費電力などの厳しい制約を満足させることが難しい ことがあると考えられる.

この問題を解決する1つの方法として,1つの基本 セルについて複数の回路構造の異なるセルを設計対象 の特性を利用して用意しておく方法が考えられる.本 論文では基本セルの IPP の集合の特徴が設計される 回路ごとに異なることを利用し,IPP の集合の特徴を 考慮して複数の回路構造の異なる基本セルを用意する ことで電力を削減する手法を提案する.算術演算回路 のうち配列型並列乗算器を例にとって具体的に説明す る.乗算器はマイクロプロセッサをはじめ,画像処理 などの様々なLSIに用いられる重要な回路の1つであ る.ディジタル信号処理プロセッサ(DSP)や動画像 処理プロセッサでは主に並列乗算器が使用される.並 列乗算器には FA が複数使用されており,FA の回路 構成は乗算器の性能や電力に大きく影響する.並列乗 算器中の各 FA の IPP の集合中の各々の IPP が等確 率で発生するとは限らず,一部の偏った IPP が頻繁 に発生することがある(図1参照).そこで各 FA の IPP の集合の特徴を積極的に利用することにより並列 乗算器の電力を削減する手法を示す.

3.2 入力信号パターンを考慮した低電力算術演算 回路の設計方法

配列型並列乗算器のように特定の論理関数(1ビッ トの全加算)を実現する基本セル(FA セル)を多数 使用して設計を行う論理回路に対しては,各FA セル の使用される状況を考慮してセルの回路構成を決定す ることが遅延や電力および面積の削減に有効であると 思われる.既存のセルライブラリにある基本セルの回 路構造の多くは IPP の集合の特徴を考慮して設計さ れていない.そこで,偏りのある IPP の集合が与え られる場合に低電力となるセルを用意し,(1) IPP の 集合の特徴を考慮して複数の回路構造の違う基本セル の中から適切なセルを用いることと,(2) 論理だけで はなく回路構造も同一のセルでも入力端子の接続のつ なぎ替えによっては消費電力に違いがあることを利用 して乗算器の電力を削減する.

3.2.1 複数の論理セルによる低電力化

1つの機能に対して1つの回路構造のセルを用意す るのではなく、1つの機能に回路構造の異なる複数の セルを用意し乗算器を構成する方が電力を削減できる 場合がある.本項では偏りのないIPPの集合の場合 に低電力となるセルと、偏りのあるIPPの集合の場 合に低電力となるセルの一例を説明をする.本論文で はIPPの集合の特徴を考慮して適切なセルを構成す る手法を提案するのではなく、IPPの集合の特徴を利 用して複数の同じ論理を実現するセルを使い分けるこ とで電力を削減する手法を提案する.例として相対的 に、偏りのないIPPの集合の場合に低電力となるFA を 用いる.

FA を表す標準積和形の論理関数を式 (2) と (3) に 示す. 被加数を *A*,加数を *B*,そして下位桁からの 桁上げを *C_{in}*とする.*S*は和出力,*C_{out}は桁上げ出* 力である.

$$S = \bar{A}\bar{B}C_{in} + \bar{A}B\bar{C}_{in} + ABC_{in} + A\bar{B}\bar{C}_{in} \quad (2)$$

$$C_{out} = AB + BC_{in} + C_{in}A \tag{3}$$

偏りのない IPP の集合の場合に低電力なセルとして 既存のセルライブラリに存在する FA(図2参照: FA for a set of uniform IPP,以下 FA_u とする)を使用 した.図2より FA_u は入力A,B, C_{in} に対して対 称性のある回路構造となっている.



図 2 FA_u の回路図(比較的対称性の強いFA)

Fig. 2 Circuit diagram of FA_u (3 inputs are mostly symmetric).



図3 FAb の回路図(対称性の低いFA) Fig.3 Circuit diagram of FAb (3 inputs are not symmetric).

FA_u は式 (2) と (3) を次式 (4) と (5) のように変形 し,この式 (4) と (5) を基にして図 2 の回路が構成さ れている.

$$C_{out} = A \cdot B + C_{in} \cdot (A + B) \tag{4}$$

$$S = A \cdot B \cdot C_{in} + (A + B + C_{in}) \cdot \bar{C}_{out} \tag{5}$$

一方,偏りのある IPP の集合の場合に FA_u より も低電力なセルとしてパストランジスタを用いた FA (図3参照: FA for a set of biased IPP,以下 FA_b とする)を用意した.図3から入力A,B, C_{in} が非 対称な構造をとっていることが分かる.式(2)と(3) を次式(6)と(7)のように変形し,式(6)と(7)を基に して図3の FA_b の回路が構成されている.パストラ ンジスタとは MOS トランジスタのソース,ドレイン 間の信号の伝搬を許すトランジスタである. FA_b は トランジスタ数最小の実用的な 2XOR を利用して構 成されている.

$$S = A \oplus B \oplus C_{in} \tag{6}$$

$$C_{out} = A \cdot B + C_{in}(A \oplus B) \tag{7}$$





3.2.2 入力端子のつなぎ替えによる電力削減

式(2)と(3)より論理関数 S と Cout は、ともに 対称関数であり、論理関数 S と Cout ともに変数 A, B, Cin を互換した結果がもとの関数に影響を与えな い¹⁷⁾.したがって,FA セルの入力端子 A, B, Cin に接続される3つの信号線は交換が可能である.接続 によっては電力が異なる場合があることが考えられる (図4).信号線のつなぎ替えによってセル出力部分の スイッチング回数は変化しないが、セル内部のスイッ チング回数が削減されることが影響し電力が削減され るのである.

4. 実 験

4.1 並列乗算器

前章で提案した手法を実際に並列乗算器に適用する ことで有効性を示す.nビットの2つの符号なし絶対 値表示の2進数X,Yはそれぞれ

$$X = \sum_{i=0}^{n-1} x_i 2^i, \quad Y = \sum_{i=0}^{n-1} y_i 2^i, \quad (x_i, y_i \in \{0, 1\})$$

となり, X, Y の積 P (= XY) は

$$P = \sum_{i=0}^{2n-1} p_i 2^i, \quad (p_i \in \{0,1\})$$
$$= XY = \sum_{i=0}^{n-1} \sum_{j=0}^{n-1} (x_i \cdot y_j) 2^{i+j}$$
(8)

と表すことができる.この部分積項 x_i·y_j を 2^{i+j} の 重みを考慮して表1のようにマトリクス状に並べる. 並列乗算器は通常我々が行う乗算と同じ仕組みで計算 を行う.並列乗算器は以下の3つの部分で構成される.

- (1) 部分積を生成する部分積生成部
- (2) 部分積を削減する部分積削減部
- (3) 最終的に積を求める加算部

このうち部分積削減部は大きな面積と遅延時間が必要 となることが多いため,本論文では部分積削減部に対 して評価を行う.

部分積削減部の構成法としては,桁上げ保存加算器 を用いた配列型や Wallace tree 型が知られている.前

表1 3ビット乗算

Table 1 3-bit multiplication.

			x_2	x_1	x_0
×			y_2	y_1	y_0
			$x_2 y_0$	x_1y_0	$x_{0}y_{0}$
		$x_{2}y_{1}$	$x_{1}y_{1}$	$x_0 y_1$	
	$x_{2}y_{2}$	$x_1 y_2$	$x_0 y_2$		
p_5	p_4	p_3	p_2	p_1	p_0

表 2 各 FA の消費電力の比較(単位 µW)

Table 2 Comparison of power consumption of FA_{μ} and FA_b (unit: μW).

FA の種類	偏りがない場合	偏りがある場合
		$A: B: C_{in} = 4: 3: 1$
FA_u	22.4	17.5
FA_b	29.6	15.8

者は規則正しいレイアウトができるため面積が小さく, 後者は加算の段数が少ないため比較的高速である。

並列乗算器中の各 FA におけるそれぞれの IPP の 発生頻度が必ずしも同じではない.そこで,それぞれ の FAの IPP の集合の特徴を考慮に入れ,電力が最 も小さくなる最適な回路構成を選択する.ただし,遅 延時間は考慮に入れていない. すべてのトランジスタ サイズは一定とする.プロセステクノロジには日立北 海セミコンダクタの 0.5 μm を用いた.

4.2 1ビット全加算器の評価

表2に FA_u と FA_b の各セルについて偏りのない IPP の集合および偏りのある IPP の集合が与えられ た場合の消費電力を示す.図1中のFA3の入力信号 パターンの集合を偏りがみられる場合の入力として使 用した.FAの入力端子のスイッチング回数の比はお およそ A: B: C_{in} = 4:3:1 である. 消費電力は1 サイクルの平均電力とし,単位はμWである.回路シ ミュレータ SPICE を用いて消費電力を測定した.出 力負荷容量は 0.3 fF, 入力電圧のスイッチング時間は 10 nsec である.同様の条件下で以降の実験も行った.

実験結果より FAu は FAb と比較し偏りのない IPP の集合の場合に低電力であり, FA_b は FA_u と 比較して偏りのある IPP の集合の場合に低電力とな ることが分かる.

4.3 3ビット配列型並列乗算器による実験

この章では 3.2 節で提案した方法に基づいて低電力 な3ビット配列型並列乗算器を設計する.並列乗算器 には全通りの IPP を与えることにする. 各 FA セル と入力端子のつなぎ方すべての組合せに対して1パ ターン分の平均消費電力を回路シミュレータで計算し た.全組合せの中で平均消費電力が最小となる各 FA セルとつなぎ方の組合せを決定する.提案手法を用い



低電力3ビット配列型並列乗算器の構成 叉 5

Fig. 5 A low power 3-bit array type multiplier.

表 3 消費電力(単位 μW)

Table 3

 FA_b ወታ

le	3 The pow	The power consumption (unit:				
	乗算器の	つなき	ぎ替え			
	構成要素	考慮しない	考慮する			
	FA_u ወታ	72.277	66.735			

75.222

49.053

て得られた消費電力が最小となる構成を図5に示す. また,回路シミュレータ SPICE による乗算器の消費 電力の測定結果を表3に示す.通常の構成法である FA_uのみでかつ入力端子のつなぎ替えを考慮しない ときと比べて FAb のみでかつ入力端子のつなぎ替え を考慮すると消費電力が 32.1%削減できた.ただし, 電力が最小となる組合せを決定するのにかかるシミュ レーション時間は約271時間であった.3ビット配列 型並列乗算器を FA セルの入力信号パターンを考慮し て低電力となる構成法を決めるのに 271 時間の時間が かかるので3ビットより大きいビット数の乗算器の構 成法の決定にはより時間を必要とし実用的ではない. そこで低電力となる構成法を決定する回路シミュレー ション時間を削減する方法を示す.

4.4 回路シミュレーション時間削減方法

4.3節の実験で低電力となる各FAセルとつなぎ方の 組合せを決定するのに多大な時間がかかった原因は2 つ考えられる.第1に,各組合せに対して乗算器全体 の消費電力を毎回回路シミュレータ SPICE で測定し ていたことがあげられる、毎回乗算器全体の消費電力 を測ったのは図1において上方の FA の出力信号伝搬 が下方の FA の入力信号到着時間に影響し,下方の FA においてハザードが生じる可能性があるからである. 正確な消費電力を見積もるためにはハザードを考慮す る必要があり乗算器全体で回路シミュレータ SPICE による消費電力の測定した.第2の原因は乗算器の全



Fig. 6 The approximate circuit simulation.

通りの IPP を与えたためにシミュレーションの回数 が多くなったことである. 乗数と被乗数がそれぞれ *n* ビットの乗算器において全通りの IPP は 2⁴ⁿ ペア存 在する.シミュレーション時間を短縮する方法として 以下の2つの方法をとった.

- すべての FA に対する入力として定常状態にある2つの値を用いる.
- (2) 乗算器の入力に全通りの IPP ではなくランダ ムパターンの IPP を与える.

(1) は各 FA の入力 A, B, C_{in} の信号到着時間が 同時刻とし各 FA の八ザードを考慮しないことで各 FA ごとに回路シミュレーションを行うことができる方法 である(図6参照).本論文では(1)の方法を近似回 路シミュレーションと呼ぶことにする.(2)は乗算器 に与える IPP の数を削減するために入力にランダム パターンの IPP を用いる方法である.

近似回路シミュレーションを用いて求めた低電力3 ビット配列型並列乗算器の構成を図7に示し,近似 回路シミュレーションによる消費電力を表4に,得ら れた回路構成に対する回路シミュレーションによる消 費電力を表 5 にそれぞれ示す.ただし,ここでは全 通りの IPP を乗算器に与えてある.4.3 節の構成法と 比べるとどちらも用いる FA セルは FAb のみであっ たが入力端子の接続が変化した.また,消費電力の点 では 4.3 節の方法を用いた場合の 49.053 μW と比べ て 14.2%大きくなる . しかし通常の FA_u のみでかつ つなぎ替えを考慮しない場合の 72.277 μW と比べて 22.5%の消費電力削減ができた.近似回路シミュレー ションを用いて低電力な3ビット配列型並列乗算器の 構成を求めるのに要した時間は 3.3 秒であり, シミュ レーション時間は 4.3 節の方法と比較して約 30 万倍 短縮できた結果となった.

4.4.1 4ビット配列型並列乗算器

3ビット配列型並列乗算器とは異なる乗算器に対し て提案手法を試す.ただし,回路シミュレーション時 間削減手法の(1),(2)の両方を用いた.図8に4



図7 低電力配列型並列乗算器の構成(近似回路シミュレーション) Fig.7 A low power 3-bit array type multiplier designed with the approximate circuit simulation.

表 4 近似回路シミュレーションによる消費電力(単位 µW)

Table 4 The power consumption by the approximate circuit simulation (unit: μ W).

乗算器の	つなぎ替え		
構成要素	考慮しない	考慮する	
FA_u ወን	83.046	78.550	
FA_b のみ	85.449	72.036	

表 5 得られた回路構成に対する回路シミュレーションによる消費 電力(単位 μW)

Table 5 The power consumption by precise circuit simulation (unit: μ W).

<i>SPICE</i> による測定	56.031
--------------------	--------

ビット配列型並列乗算器の構成を示す.図中の数値は 乗算器に全通りの IPP を与えたときの各配線のスイッ チング回数を表し,各々の FA の入力のスイッチング 回数に偏りが存在することが分かる.近似回路シミュ レーションを用いてかつランダムパターンの IPP の集 合を用いた場合の低電力並列乗算器の構成を図9に示 す.IPP の集合は1024通りのランダムパターンを与 えた.近似回路シミュレーションによる消費電力の測 定結果を表6に示す.従来手法と近似回路シミュレー ションによって得られた回路構成に対する消費電力を 表7に示す.低電力な乗算器の構成を決定するのに かかる近似回路シミュレーション時間は延べ45秒で あった.すべての FA セルに FAb を用いる場合が低 電力となり通常の構成法と比較し31.1%の電力削減が できた.

4.4.2 4ビット Wallace 型並列乗算器

図 10 に 4 ビット Wallace 型並列乗算器の構成を示 す.図中の数値は各配線のスイッチング回数を表し, 各々の FA の入力のスイッチング回数に偏りが存在す



図8 4ビット配列型並列乗算器 Fig.8 4-bit array type multiplier.



Fig. 9 A low power 4-bit array type multiplier.

表 6 近似回路シミュレーションによる消費電力(単位 μW) Table 6 The power consumption by the approximate circuit simulation (unit: μW).

	,	. ,	
乗算器の	つなぎ替え		
構成要素	考慮しない	考慮する	
FA_u ወታ	177.87	165.21	
FA_b ወን	185.82	145.31	

- 表 7 得られた回路構成に対する回路シミュレーションによる消費
 電力(単位 µW)
 - Table 7 The power consumption by precise circuit simulation (unit: μ W).

通常の構成	130.50
提案手法による構成	91.250

る FA と存在しない FA があることが分かる.(1) ハ ザードを考慮しない近似回路シミュレーションと,(2) 乗算器の入力にランダムパターンの IPP の集合を用 いて求めた低電力並列乗算器の構成を図 11 に示す. 近似回路シミュレーションによる乗算器の消費電力を 表 8 に示し,通常の構成法と近似回路シミュレーショ ンによって得られた乗算器全体の消費電力を回路シ



E COLAIRLAN

図 10 Wallace 型並列乗算器 Fig. 10 A Wallace tree type multiplier.





ミュレータ SPICE で測定した比較表が表 9 である. 乗算器に与えた IPP の集合は 1024 通りのランダムパ ターンである.低電力な乗算器の構成を決定するのに かかる近似回路シミュレーション時間は 29 秒であっ た.FA_u セルと FA_b を混在させた場合が低電力とな り通常の構成法と比較し 6.97%の電力削減ができた.

4.5 考 察

実験から得られた考察を以下に述べる.

 3ビットと4ビットの配列型並列乗算器において FAbのみでかつ入力端子のつなぎ替えを考慮した場合はFAuのみでかつつなぎ替えを考慮しな 表 8 近似回路シミュレーションによる消費電力(単位 μ W) Table 8 The power consumption by the approximate

circuit simulation (unit: μ W).

	(. ,	
乗算器の	つなぎ替え		
構成要素	考慮しない	考慮する	
FA_u ወታ	108.80	105.91	
FA_b ወን	110.82	101.26	
$FA_{CELL} + FA_{PASS}$		98.951	

- 表 9 得られた回路構成に対する回路シミュレーションによる消費 電力(単位 µW)
 - Table 9 The power consumption by precise circuit simulation (unit: μ W).

通常の構成	95.220
提案手法による構成	88.586

い場合と比較し約3分の1の消費電力を削減で きた

- Wallace 型乗算器では2種類のFA セルを使い分けることにより消費電力を削減できる
- セルの偏りがある場合と偏りがない場合の IPP の 集合において,同じ論理関数を実現する回路構造 の異なるセルを使い分けることで算術演算回路の 電力を削減できる
- ある程度回路シミュレーションの精度を落として
 も電力の削減が可能
- 5. おわりに

本論文では,入力信号パターンを考慮することで低 電力な算術演算回路を設計する一手法を提案した.(1) 複数の内部構造の異なる同じ論理関数を実現するセ ルを用いる,(2)入力端子をつなぎ替える,の2つの 方法を用いることで電力を削減できた.実際に並列乗 算器を用いて本手法の有効性を示した.あわせて低電 力な構成の決定にかかるシミュレーション時間を削減 する方法も示した.本論文で提案した近似回路シミュ レーションを用いた低電力算術演算器設計の手法より も電力削減が期待でき,設計期間が短縮できるような シミュレーションモデルおよび設計手法を開発する必 要がある.

今回は入力信号パターンを考慮して消費電力の削減 のみを追求した.FA セル単体での遅延時間は FA_u の方が FA_bよりも小さく,通常の構成法と比べて本 手法による乗算器の構成法は遅延が大きくなる可能性 が大きい.遅延や面積の制約が厳しい回路を設計する 場合には制約を考慮しながら適切なセルを選択するこ とが重要となる.

今後はセルベースでの低電力算術演算器を設計する

ための CAD を文献 18) などを参考にし本手法を組み 合わせて開発したい.

参考文献

- Devadas, S. and Malik, S.: A Survey of Optimization Techniques Targeting Low Power VLSI Circuits, *Proc. Design Automation Conf.*, pp.242–247 (1995).
- 2) 低消費電力高速 LSI 技術, リアライズ社 (1998).
- Pedram, M.: Power Minimization in IC Design – Principles and Applications, ACM Trans. Design Automation of Electronic Systems, pp.3– 56 (1996).
- 4) 石原 亨, 安浦寛人: 配線における消費電力削 減を目的としたセルライブラリの最適化手法, DA シンポジウム'99, pp.231-236 (1999).
- 5) 平田昭夫,橋本鉄太郎,小野寺秀俊,田丸啓吉: 設計対象毎に生成したスタンダードセルライブラ リによる LSI 設計,電子情報通信学会総合大会講 演論文集, p.120 (1999).
- 6) 榎本忠儀: CMOS 集積回路, 培風館 (1996).
- 7)石原 亨,安浦寛人:可変電源電圧を用いた低 消費電力化手法と基本定理,DAシンポジウム'98, pp.287-292 (1998).
- 8) Yeh, C., Kang, Y.-S., Shieh, S.-J. and Wang, J.-S.: Layout Techniques Supporting the Use of Dual Supply Voltages for Cell-Based Designs, *Proc.Design Automation Conf.*, pp.62–67 (1999).
- 9) Hashimoto, M., Onodera, H. and Tamaru, K.: A Practical Gate Resizing Technique Considering Glitch Reduction for Low Power Design, *Proc. Design Automation Conf.*, pp.446–451 (1999).
- 10) Jacobs, E. and Berkelaar, M.: Using Gate Sizing to Reduce Glitch Power, Proc. ProRISC Workshop on Circuits systems and Signal Processing '96, pp.183–188 (1996).
- Wang, Q. and Vrudhula, S.B.K.: Multi-level Logic Optimization for Low Power using Local Logic Transformations, *Proc. ICCAD*, pp.270– 277 (1996).
- 12) Zhou, H. and Wong, D.F.: An Exact Gate Decomposition Algorithm for Low-Power Technology Mapping, *Proc. ICCAD*, pp.575–580 (1997).
- 13) Rohfleisch, B., Kölbl, A. and Wurth, B.: Reducing Power Dissipation after Technology Mapping by Structural Transformations, *Proc. Design Automation Conf.*, pp.789–794 (1996).
- 14) Wang, Q. and Vrudhula, S.B.K.: Data Driven Power Optimization of Sequential Circuits, *Proc. DATE*, pp.686–691 (1998).

Vol. 42 No. 4

- 15) Raghunathan, A., Dey, S. and Jha, N.K.: Register Transfer Level Power Optimization with Emphasis on Glitch Analysis and Reduction, *IEEE TRANS. COMPUTER-AIDED DESIGN* OF INTEGRATED CIRCUITS AND SYS-TEMS, pp.1114–1131 (1999).
- 16) Carloni, L.P., McGeer, P.C. and Saldanha, A.: Trace Driven Logic Synthesis-Application to Power Minimization, *Proc. ICCAD*, pp.581–588 (1997).
- 17) 室賀三郎,茨木俊秀,北橋忠宏:しきい論理,産 業図書(1976).
- 18) Brand, H.-J.: Module Generators for Power Optimized Arithmetic Components Considering Area and Performance Constraints, *Proc. INTERNATIONAL WORKSHOP ON LOGIC AND ARCHITECTURE SYNTHE-SIS*, pp.178–183 (1996).

(平成 12 年 9 月 18 日受付)(平成 13 年 2 月 1 日採録)



室山 真徳(学生会員) 昭和 52 年生.平成 12 年九州大学 工学部電気情報工学科卒業.同年同 大学院システム情報科学府情報工学 専攻修士課程進学.システムLSIの 低電力化の研究に従事.



石原 亨(正会員)

昭和48年生.平成12年九州大学 大学院システム情報科学研究科博士 課程(情報工学専攻)修了.同年4 月より東京大学大規模集積システム 設計教育研究センター助手.VLSI

システムの低電力設計手法と CAD の研究および集積 回路設計の研究に従事.平成10年本会九州支部奨励 賞受賞.電子情報通信学会,IEEE 各会員.



兵頭 章彦

昭和51年生.平成11年九州大学 工学部情報工学科卒業.同年同大学 院システム情報科学府情報工学専攻 修士課程進学.高性能計算機アーキ テクチャの研究に従事.



安浦 寛人(正会員)

昭和 51 年京都大学工学部情報工 学科卒業.昭和 53 年同大学院工学 研究科修士課程(情報工学専攻)修 了.京都大学工学部助手,同電子工 学科助教授を経て,平成3年より九

州大学大学院総合理工学研究科情報システム学専攻教 授.平成12年より九州大学大学院システム情報科学 研究院情報工学部門教授.VLSIシステムの設計手法 とCADの研究およびハードウェアアルゴリズムの研 究に従事.平成4年本会論文賞,平成5年本会坂井記 念特別賞およびBest Author 賞をそれぞれ受賞.情 報処理学会理事.電子情報通信学会,IEEE,ACM等 会員.九州システム情報技術研究所非常勤研究室長を 兼務.