Kaiser: 128-CPU SMP サーバの構成と評価

清	水	俊	幸†	渡	部		徹†
小	林	健	†	石	畑	宏	明†

4 CPU から 128 CPU までのスケーラビリティを持った Unix サーバ Kaiser を開発した.Unix サーバの主なアプリケーションである OLTP やデータベース処理の高速実行を目指し,高いメモリ 性能を実現した.アプリケーションの処理速度の安定性,再現性を重視し,システム全体でのメモリ アクセス時間を均質に提供できるスヌープベースの SMP アーキテクチャを採用した.大規模 SMP に求められる高いスヌープバンド幅やデータ転送バンド幅と,小規模構成からの拡張性を同時に満た すため,32 CPU 搭載可能なキャビネットをケーブルで接続するという構成を開発し,実装した.大 規模システム実現で課題となる,資源競合の解消とアドレスアービトレーションのフェアネスを保証 するために,バスプロトコルを新たに開発し,そのバスプロトコルの適正さと性能をシミュレーショ ンにより検証した.実機により大規模データベースベンチマークを実施し,システムの高いスケーラ ビリティと小さいバスプロトコルオーバヘッドを確認した.

Kaiser: A 128-CPU SMP Server Design and Evaluation

Toshiyuki Shimizu,[†] Toru Watabe,[†] Kenichi Kobayashi[†] and Hiroaki Ishihata[†]

We developed the largest SMP UNIX server called Kaiser, which scales up to 128 CPUs. Kaiser is designed to run database and OLTP applications that are the main applications of Unix servers. We selected a snoop-base SMP architecture, and optimized the memory access latency for fast execution of applications. Average memory access latency is around 300 ns. To realize two contradictory goals, high snoop rate and large data bandwidth, and expandability from a small configuration, we invented an expansion mechanism connecting 32-CPU cabinets by cables. To guarantee fairness of address arbitration, we developed a new retry based bus protocol and evaluated its characteristics using simulation. We evaluated the scalability of the system and protocol overhead of the retry based bus protocol by running the large-scale database benchmark.

1. はじめに

インターネットの普及にともなうネットワークビジ ネスの拡大により,トランザクション処理の大規模化 が進んでいる.オペレーティングシステムを含むUnix サーバの高信頼化が進んだ結果,これまでメインフレー ムが担ってきたような大規模データベースアプリケー ションへの適用もさかんである.この状況の下,Unix サーバは,さらなる性能向上を実現すること,および メインフレームレベルの信頼性を備えることが急務と なっている.主要アプリケーションの多くはマルチス レッドあるいはマルチプロセスで実行されるため,広 大な共有メモリ空間を提供し CPU を多数接続するこ

とで高性能が実現される.

複数の CPU を接続する構成として,ディレクトリ ベースの ccNUMA や COMA などのアーキテクチャ も一般的になっている^{1),2)}.ccNUMA は小さなビル ディングブロックから構成することができ,ワイヤ数 やモジュールのサイズなどの物理的な制約が少ない. キャッシュコントローラやメモリコントローラを内蔵し た CPU を使用すれば効率的にシステムを実現できる.

ccNUMA ではメモリアクセスレイテンシはローカ ルメモリの場合に良い.しかし,大規模なシステムで は相対的にリモートメモリの割合が高くなるため,平 均的なアクセスレイテンシはリモートメモリの値に 漸近する.ホームメモリヘデータアクセスが集中す る可能性やキャッシュ間データ転送を考慮すると,大 規模 ccNUMA システムではスヌープバンドの飽和や three-party-transfer によるレイテンシの増加といっ

[†] 富士通株式会社

FUJITSU LIMITED

た性能バラツキが問題となる.ハードウェア的にこれ らを解決するためには,ホームメモリのスヌープ能 力の強化,キャッシュ間データ転送の高速化が必要と なり,ビルディングブロックによる構成が可能という ccNUMA の特長を生かせない¹.

ハードウェア的な解決法に対し,ソフトウェア的に ccNUMAの性能バラツキを吸収・回避する方法とし て,頻繁にアクセスするデータをローカルメモリに 割り当てるなどの制御をするオペレーティングシステ ム³⁾,およびアプリケーションに関する研究もさかん である.しかし,現時点でそれらの成果を一般的な利 用環境で享受することはできない.アプリケーション 開発者がメモリ利用を意識し,専用にプログラミング を行えば,高い性能を発揮することが可能である⁴⁾が, 汎用アプリケーションに対して,これらが適用される のには長い時間が必要である.

我々は,ccNUMAの性能バラツキをハードウェア 的に解決することや,OSやアプリケーションの作り により制御することはまだ難しいと考えた.そして, 1)流通ソフトウェアに対してバイナリコンパチビリ ティを持つこと,2)ベンチマークでの性能値の比較 が他のアプリケーションを実行した場合の比較におい ても大きく異ならないこと,3)アプリケーションプ ログラマやシステムインテグレータが特別な配慮なし に性能チューニングできること,といった汎用性を大 規模システムで満たすには,スヌープベースの SMP 構成が適当と考えた.大規模構成までスケーラブルな 性能向上を実現するため,Kaiserではスヌープベース の SMP アーキテクチャを採用した.

本稿では,大規模な SMP 実現における課題を整理 し Kaiser での実現方法を示す.特に大規模システム で問題となるアービトレーションを効率良く行うため に開発したバスプロトコルを中心に議論する.以降の 章では,2章で Kaiser のデザインコンセプトについ て述べた後,3章で Kaiser のアーキテクチャについ て紹介する.4章で大規模システムを実現するために 開発したバスプロトコルについて議論した後,5章で その性質および性能についてシミュレーションで検証 する.6章で性能評価を行い,最後にまとめを行う.

2. Kaiser デザインコンセプト

メモリを含むハードウェアコスト,設置面積,OS やアプリケーションのスケーラビリティなどから,最 大構成を 128 CPU と決定し,この規模まで安定した 性能を実現できるスヌープベースの SMP の要件を検 討した.我々は,Kaiser で解決すべき課題として以下 の目標を掲げた.

低く均一なメモリアクセスレイテンシ

- 高いキャッシュヒット率を期待できない OLTP など のアプリケーションの性能は,メモリアクセスレイ テンシで決定される.大規模システム,特にスヌー プベースの SMP は,その基本制御の方式からワイ ヤ数の増大やそれにともなうモジュール(たとえば バックプレーン)の巨大化⁵⁾により,メモリアクセ スレイテンシが悪化する傾向にある.この関係を断 ち切り,メモリアクセスレイテンシをすべての構成 で高性能ワークステーション並みの 300 ns 程度に 抑える².
- 高いスヌープバンド幅とデータバンド幅
 128 個の CPU,およびそれに似合う I/O バスからのアクセスを処理できるバンド幅を持たなければならない.OLTP などの代表的なアプリケーションのキャッシュミス率に対して十分なデータ供給能力を提供するために,1 CPU に対して最大構成時でも400 MB スヌープ/秒 ³を確保する.データバンド幅も CPU 数に応じたバンド幅 ⁴を実現する.

柔軟な拡張性

小規模システムからの拡張性を実現するため,モ ジュラリティを持った設計が必要である.ビルディ ングブロックの組合せによる拡張を可能とする.

 フェアネス、デッドロックフリーなバス 多くのリクエストをフェアにサービスし、しかもデッドロックを起こさないことが重要である.128 CPU の規模でこれを実現するのは、制御を分散管理したり、1 CPU あたりに費やす物量を少なく抑えたりといった、小規模な構成にない工夫が必要になる、少ない物量で物理的に大きく離れたモジュールを適正に制御するプロトコルを実現する.

3. Kaiser アーキテクチャ

低レイテンシ,高バンド幅の実現

高い周波数での動作や,低いレイテンシを実現する ためには,物理サイズを小さく抑えることが必要であ る.しかし,十分なメモリや I/O の搭載を可能とした り,高周波数動作による発熱の廃熱対策が必要になっ

¹ 高いスヌープバンド幅を外部に提供可能なキャッシュコントロー ラなどが必要.

² StarFire では 600 ns , Origin2000 ではローカルアクセスは 300 ns だが , 128 CPU 構成では 1 µs 程度である .

 $^{^3}$ 秒あたりのスヌープ可能回数 imes キャッシュラインサイズ $64\,\mathrm{B}$.

⁴ CPU 数 \times 400 MB/s.

たりすることで,物理サイズの縮小には限界がある.

SMP では基本的にアドレストランザクションを同時 刻に配信する必要から,概念的には,任意の CPU か ら CPU までの信号伝送時間を等しくする必要がある. いい換えれば,最も遠い CPU から CPU までの距離 がシステム全体の性能を決定する.

これまで,SMP はこれらの要件を満たすために1 つのキャビネット(バックプレーン)によって構成され てきた.この制約からも,64 CPU を超えるスヌープ ベースのSMP システムは実現されることがなかった. またクロック周波数を高くすることも困難であった.

我々は, CPU と CPU の間の中継機構(クロスバ と呼ぶ)を物理的に CPU と CPU の中間に配置し, アドレスのアービトレーションや,キャッシュ状態の マージ,データのルーティングなどを行うことにした.

CPU とクロスバの距離は,信号伝送の品質やタイミ ングを考慮した現実的な距離とするために,32 CPU を1つのバックプレーンに実装することにした.高いク ロック周波数(200 MHz)を適用するとともに,クロッ キング回数を抑え,長距離配線部では wave-pipeline 伝送を採用した.

柔軟な拡張性の実現

32 CPU を超える構成では,同軸ケーブルによって クロスバを相互に接続することで,拡張によるレイテ ンシの増加を最小限に抑えることにした.一般的なプ リント板の信号遅延は 7.3 ns/m であるのに対し,同 軸ケーブルの信号遅延は 3.7 ns/m であり,拡張によ るペナルティを小さく抑えることができる.

フェアネス, デッドロックフリーバスの実現

大規模システムでは,アドレスやバッファの競合が 高い多重度で発生する危険がある.仮にすべての CPU が同じデータを連続してアクセスすると,そのアドレ スに対し CPU 数分のアクセスが集中する.このリク エストをバッファして保留すると,バッファによるハー ドウェア量が増加するばかりでなく,別のバッファに 保留されたリクエストとの制御依存関係を生む可能性 がある.これらを回避する設計は容易ではなく,また 回路規模の増大,ディレイの増加を招く.

我々は, リトライベースのバスプロトコルを新たに 開発し, ハードウェア量を抑えるとともにフェアネス, デッドロックフリーの性質を満足させた.

3.1 全体構成

最大構成の 128 CPU システムは,図1 に示すよう



図 1 Kaiser 全体構成 Fig. 1 System configuration of Kaiser.



Fig. 2 Node configuration.

に 32 CPU 搭載可能なキャビネット(ノードと呼ぶ) を 4 つケーブルによって接続することで実現される. 全システムは 1 つのクロックソースによって同期的に 動作する.ケーブル長は 2.1 m あるいは 2.5 m であり, wave-pipeline 伝送により信号が伝送される.

3.2 ノード

図2に示すような縦横方向に実装方向をクロスさせ た両面バックプレーン(BP)により,CPU,メモリ, I/Oを搭載したシステムボード(SB)と,SBどうし およびノード間を接続するクロスバボード(XB)を 実装する.SBはノードあたり最大8枚搭載可能であ る.縦横方向に実装をクロスさせることによって,BP 配線はSB,XBのBPコネクタを跨ぐことなく配線 できるため,大量の信号線を短い線長で配線できる.

3.3 Kaiser BUS (KBUS)

我々は SPARC64-GP⁶⁾ が採用するシステムバス (UPA バス⁷⁾)を 128 CPU の構成に対応可能なレベ ルに拡張したインバリデート型のバス(KBUS)を定 義した.KBUS の特徴は以下のとおりである.

シンプルなフロー制御

リトライを基本にしたシンプルなフロー制御プロト コルを開発し採用した.本フロー制御はバス利用効 率が高く,ハードウェア量も少ない.

² 次キャッシュのタグのコピー(Dtag)をメモリの近くに置く ことで距離の短縮も行われる.この場合は Dtag が CPU に相 当する.

43 ビットアドレス空間の提供

物理アドレス空間を2ビット拡張することで物理ア ドレス空間を8TBに拡張した.物理メモリ空間は 4TBである.

• 4 way アドレスバス

アドレススヌープバンド幅の確保のため,アドレス バスを 4 way 化し,システムの合計最大スヌープバ ンド幅を 51.2 GB スヌープ/秒とした.

分散アービトレーション

複数ノードを接続するという大規模化によっても性 能劣化を引き起こさないように,ノード内でのアド レスアービトレーションを実現した.具体的には, way単位に同時にアービトレーションに参加できる ノードを分散させた.

● データ制御・データ転送バス

制御情報をデータに先行して,並行に送り出すこと により,データ受信側での処理遅延を0としている.

インバリデート完了通知パス

物量の増加を抑えるため,インバリデート完了の回 収にはデータ制御バスを利用した.

3.4 バス信号定義

KBUS の主な信号接続関係を図 3 に示す.アドレ ス情報バスA,キャッシュ状態バスS,データ制御バ スC,データバスDから構成される.それぞれ単方 向の信号でXBを介して1対1接続される.

アドレスバス A

SBから 40 ビット 2 クロック分(それぞれ AH, AL と 呼ぶ)のアドレスパケットが出力されると(図3①), XBではそのアドレス way に応じて,アドレスを AO0, AO1, AO2, AO3 のいずれかにブロードキャストす る(図32). AOx は80ビットの幅を持つが,上位 40 ビットに AH が, その 1 クロック後に下位 40 ビッ トに AL が送り出される . XB には 6 パケット分のバッ ファがあり,アービトレーションで待ちが発生した場 合にはバッファに格納される.各々のノードには1ク **ロック**に必ず 1 way (2 ノード以下の場合 2 way) に アドレスアービトレーションする権利が与えられてお り,ノード内の8SBからのアドレスパケットをアー ビトレーションする.アービトレーションに勝ったパ ケットは全SB に対し同一時刻にブロードキャストさ れる.複数ノード構成の場合においては,自ノード へのブロードキャストは,この時刻合わせのために, ノード間伝送にかかるクロック分遅延させる(図4).

キャッシュ状態バス:S

キャッシュの状態は SB が持つ Dtag(2 次キャッシュ タグのコピー)を AO でスヌープすることで取り出







Fig. 4 Address broadcast control.

される. Dtag からの way ごとのステータスが SB か ら出力される(図3③). 全 SB からのステータスは マージされ SB に戻される(図3④). ステータスには Dtag の状態のマージ結果と Share 状態にある CPU を含む SB の数が示されている.

データ制御バス:C

データ転送時に 4 クロック先行してデータ転送制御 のための情報を 2 クロック長のパケットで転送する (図3⑤,⑥). これにより,データ転送に先立ち受信 SB でのデータスイッチの制御の準備を行い,クロッ クロスのないデータ転送を可能とする.図5に示すよ うに,時刻0(⑩)でシステムコントローラ(SC)は データ制御パケットを送出すると同時にデータスイッ チ(CB)へ制御情報を送る,CB での制御に4クロッ クを要するため(④),データパケットは4クロック 遅延する.受信 SB でも SC から CB への制御は4ク ロック遅延するが,データの到着に一致する.

データ制御バスはデータバスと同様な構成で 32 対 32 のスイッチを実現している.ルーティングにはパケッ トの先頭のヘッダを用いる.データ転送をともなわ ないパケット(リプライと呼ぶ)を定義し,割込みや









Fig. 6 Blockdiagram of the data crossbar.

キャッシュの無効化完了の通知などに利用する.リプラ イ(HR)は,データ転送との同期をとるために,デー タ転送のヘッダ(HD)が入らないタイムスロット,あ るいは,データ転送がないスロットを使用して転送さ れる.

● データバス : D

144 ビットからなるデータ転送バスで,ヘッダを含め 5 クロック分のパケットからなるデータパケットを伝 送する.図6に示すように8対6と11対4のクロス バを組み合わせ,32対32のスイッチを実現している. クロスバスイッチは受信部にのみバッファを持つ.フ ロー制御はクレジットベースで最小通過レイテンシは 1 クロックである.

4. バスプロトコル

大規模システムのバスプロトコルとして最も重要な プロパティは,フェアネス,デッドロックフリー,ラ イプロックフリーである.KBUSでは,以下のような



プロトコルを実装することで,これらの要件を少ない物量で満足させるとともに,最悪レイテンシを保証している.

4.1 デッドロック防止のリトライ

アドレストランザクション処理においては,アドレ スコンフリクトやスヌープアドレスに対応するタグ (Dtag)のビジーなどの資源競合や制御コントローラ やバッファの資源不足により,スヌープが一時的に行 えない事態が発生しうる.このような場合には,当該 トランザクションをそこでいったん失敗させ,後続の トランザクションが滞留しないようにする.

トランザクションを滞留させず,順序依存関係を発 生させないようにしているため,デッドロックの原因 が発生しない.また,バスパイプラインが乱されない. 多量の滞留バッファが不要になるといったメリットも ある.失敗したトランザクションは,しばらく待機し た後(自粛A)にアドレスアービトレーションの段階 から再実行(リトライ)する(図7).

4.2 フェアネス保証

リトライを持つプロトコルでは,ある不運なアドレ ストランザクションが連続してリトライされることに より,システム許容時間(タイムアウト時間)を超え てもトランザクションが完了しないことが起こりうる. リトライの頻度の制御によってタイムアウトの確率を 下げることはできるが,回避することはできない.

KBUS ではリトライレベルという優先度制御を取 り入れ,トランザクション処理がタイムアウト時間 内に収まるように制御することによって,トランザク ション間のフェアネスを保証しライブロックを回避し ている.

通常のアドレストランザクションは,リトライレベ ル(RL)が0である.リトライ回数が既定の閾値を 超えたトランザクションは,処理優先度を上げるため にRLを1にする.RL=1のトランザクションは, 競合する可能性のあるすべてのRL=0のトランザ クションに優先して処理される.

具体的には, リトライによって RL = 1 のトラン ザクション(図8の左端の)がシステム上に現れた ら、そのリトライ原因のキャッシュラインは「強制リ トライモード」と呼ぶモードになる.このモードでは RL = 1 のトランザクションのみを成功させ、RL = 0 のトランザクションは失敗させる .この失敗させら れたトランザクションは強制リトライモードが終了す るまで待つべく、通常のリトライよりも長い期間リト ライを保留する(自粛 B). RL = 1 のトランザクショ ンは自粛 A の間隔でリトライさせる.強制リトライ モードの間は新たな RL = 1 のトランザクションを 発生させないことで、有限時間内ですべての RL = 1 のトランザクションが完了することを保証する.

システムから当該キャッシュラインの RL = 1 の トランザクションがすべて消滅したとき に,この キャッシュラインに対する強制リトライモードは終了 し,自粛 B のタイマがクリアされ,ペンディングに なっている RL = 0 のトランザクションはリトライさ れる.自粛 B の期間は長いほど,RL = 1 のトランザ クションの成功率は高くなり,強制リトライモードの 完了が早まる.自粛 A の期間の 6 倍程度にすると完 了時間は十分短くなる.RL = 0 のトランザクション を含めた平均アクセスレイテンシを低く抑えるために 6 倍としている.

リトライレベルの管理はキャッシュライン単位で行 うため,他のキャッシュラインのトランザクションは 影響されず,強制リトライモードによる影響は極小化 されている.

4.3 プロトコルの実装

デッドロック防止,フェアネス保証を「リトライ」 をベースに設計し,リソースの共通化を実現した.ア クセスのペンディング状態を分散管理し,全体のマー ジされた状態を通知することで,大規模システムでの 物量の爆発的増加を抑える.具体的には,競合・枯渇



at the same cache line.

自粛 B 満了によるリトライ, あるいは新規アクセスにより,当該キャッシュラインの RL = 0 のトランザクションが成功した 場合. 状態を検出したターゲット(タグ,制御コントローラ) の状態と,RL = 1 のトランザクションを持つ CPU の状態を,タグのスヌープ結果に代えて,キャッシュ 状態バス(S)に応答することにより,システム全体 にアクセスのペンディング状態(失敗や強制リトライ モード)を通知する.プロトコルを実現する管理資源 は分散配置され,物量のオーダは CPU 数程度に抑え られる.

5. KBUS 性能検証

KBUS のバスとしての仕様の適正さを検証すため に,机上での検証に加え,シミュレータによる性能検 証および形式的検証ツール(モデルチェッキングツー ル)による仕様検証を実施した.性能検証については, アドレスバスのフェアネス,効率,および負荷の偏り による性能変化を評価した.形式的検証に関しては作 成したアドレスバスモデルによる不具合は検出されな かった.

5.1 BUS モデル

合成可能な HDL でモデルを構築することにより,モ デルのみによる検証に加え,HDL で設計された LSI を組み合わせた検証を可能とした.さらに,モデル全 体をハードウェアエミュレータによって実行すること で,高速な性能評価を実現した.

モデル化は,前記目標を実現するために,アドレス バスインタフェースを実機と同じ構成とし,メモリ (SLAVE)数を抑え,記述の詳細度を低くすることで, 表1に示すように,最大構成までのモデルを現実的な 規模で実現した.SLAVE あたりのアドレス範囲は10 ビット(1024 キャッシュブロック)に制限している. メモリ数を制限することでアドレスコンフリクトが現 実よりも多く発生することになり,検証は加速される. SBには CPU 用に4本,I/O用に2本のUPAバス がある.評価ではこれらを区別せずに合わせて扱う.

パケットの送出から処理完了までの時間が最速ケー スで 10~26 クロック(平均 18 クロック)となるよう にモデルを作成した.このうち SLAVE がビジーとな る期間は 15 クロックである.

表 1 バスモデル概要 Table 1 Bus model parameter.

モデル	K32-1	K32-2	K32-4	K64	K128
SB 数	8	8	8	16	32
CPU 数	32	32	32	64	128
I/O 数	16	16	16	32	64
SLAVE 数	1	2	4	2	1

RL = 1 のトランザクションをリトライ中の CPU を持つ SB は, RL = 0 のトランザクションのスヌープに対してキャッシュ 状態の応答で「強制リトライモード」を通知する.

モデル	K32-1	K32-2	K32-4	K64	K128
平均発行パケット数(k)	580	626	643	328	147
標準偏差	496	420	271	167	232
平均リトライ回数(k)	79.4	43.5	29.5	16.4	20.6
標準偏差	259	224	148	112	121
リトライ率(%)	12.0	6.5	4.4	4.8	12.3
バス使用率(%)	79.2	80.3	80.7	82.7	80.5
有効スヌープ数(%)	69.6	75.1	77.1	78.8	70.6
平均自粛回数	2320	628	255	1060	3910

表 2 発行パケット数 Table 2 Issued address packets.

5.2 均一分散

すべての UPA バスマスタ(CPU および I/O)が 任意のアドレスのトランザクションを最大スループッ トで生成する場合について評価した.モデルごとの発 行パケット数およびリトライ率の評価結果を表2に 示す.以降表中で(k)は1000回を示す.シミュレー ションは10Mクロック実施している.4 wayにアド レスが分散するため,最大スヌープ回数は40M回で ある.

平均発行パケット数は,各 UPA バスマスタから発 行されたアドレスパケットのうちで成功したパケット 数の平均であり,リトライパケットを含まない.アド レス範囲を10ビットに制限していることで,アドレス コンフリクトによるリトライが発生している.SLAVE 数が増えアドレス範囲が広がるとリトライ率,自粛回 数ともに低下する(K32-1,2,3).

アドレスバス使用率は約80%と,自粛から復帰する までの間パケット発行が行われないことを考慮すると, 非常に高い効率を示している.有効スヌープ率は,デー タアクセスに利用されたアドレススヌープの率(リト ライを含まない総発行パケット数/最大スヌープ回数) である.同一SLAVE数で比較すればUPAバスマス タ数が増加しても有効スヌープ率が低下しないことか ら,資源が有効に利用されているといえる(K32-1と K128,K32-2とK64).

5.3 アドレス集中

特定アドレスにアクセスが集中した場合の評価結果 を表3に示す.1つのアドレス(way)にアクセスが 集中するため,最大スヌープ回数は10M回である. データアクセス中のスヌープはリトライされることか ら,SLAVEビジー時間(モデルでは平均15クロッ ク)を考慮した実効スヌープ率(リトライを含まない 総発行パケット数×SLAVEビジー期間/10M)は, 70%程度と非常に高いことが分かる.

小さな規模のモデルではバス使用率が低く,リトラ イ率も低いのは,自粛期間が長すぎると判断できる.

表 3 アドレス集中時の効率

Table 3	Utilization	of	address	bus	\mathbf{at}	hot	spot.
10010 0	0 01112001011	· · ·	aaarooo	io aio	~~~	1100	opou.

モデル	K32	K64	K128
平均発行パケット数(k)	9.75	5.06	2.55
標準偏差	128	70.5	6.5
平均リトライ回数(k)	106	69.4	41.6
標準偏差	12300	4110	942
リトライ率(%)	91.6	93.2	94.2
バス使用率(%)	55.6	71.5	84.7
有効スヌープ率(%)	4.7	4.9	4.9
実行スヌープ率(%)	70.2	72.9	73.4
平均自粛回数(k)	27.4	14.7	7.5
最大待ちクロック(k)	8.1	11.9	23.4
標準偏差	314	98.5	108
平均待ちクロック(k)	1.03	1.98	3.92
理論平均待ちクロック(k)	0.7	1.4	2.9

実効スヌープ率でも規模が大きなモデルの方が高い効 率を示しており,システム規模に応じてパラメータを 可変にすることが重要であることが分かる.

UPA バスマスタがトランザクションを発行してから データを受け取るまでの待ち時間の最大値は UPA バ スマスタ数に応じて増加する.UPA バスマスタ数によ る偏差は小さく,アービトレーションのフェアネスが 実現されているといえる.また,平均待ち時間は,アー ビトレーションが隙間なく順番に行われた場合の理論 平均待ち時間(=10 M/UPA バスマスタ数/SLAVE ビジー期間)の1.4 倍程度となっている.

6. 性能評価

6.1 メモリアクセスレイテンシ

図 9 に Kaiser の UPA バスからのアドレススヌー プ開始から,完了までのタイミングを示す.1マスは 1システムクロック(200 MHz)に相当する.ラベル は,それぞれの信号を制御する LSIの略称(SC は SB のシステムコントローラ,A,S はそれぞれアドレス 制御,キャッシュ状態マージを行うクロスバ LSI)や 伝送媒体(BP,Cable はそれぞれ SB-XB 間,ケーブ ルの伝送部分)である.帯の下に示された記号,n,e,



図 9 最大構成時のスヌープ開始から完了までのタイミング(最速ケース) Fig.9 Timing diagram of the address snoop operation

(best case timing of the maximum configuration).



図 10 大規模データベースペンチマークによる CPU 数に対する 相対性能,アドレスバス使用率,リトライ率

Fig. 10 Relative performance gain and address snoop utilization using a large-scale database benchmark.

l,wは,それぞれ,normal,early,late クロックお よび wave-pipeline 伝送である.t はケーブルディレ イ調整のためのクロックである.クロック 0 で UPA にアドレス AH,AL が現れ,SB から BP,Cable 経 由で全 SB の Dtag をアクセスし,そのスヌープ結果 が,マージされ,全 SB に返される一連の動作が,最 小のクロッキングで実現さていることが分かる.

6.2 性能スケーラビリティとリトライ率

図10に大規模データベースベンチマークプログラムを16 CPU および32 CPU 構成の実機を用いて走行させた場合の性能比,アドレススヌープバンドの利用率,およびリトライ率を示す.スヌープバンド利用率,リトライ率はKaiserのクロスバが備えるパフォーマンスカウンタを用いて実測した.CPU数の増加に比例して性能が向上していること,アドレスバスの使用率も増加していることが分かる.32 CPU の場合でもアドレスバス使用率は7.6%であり,アドレススヌープのうち0.8%がリトライされるにとどまっている.リトライ率の増加はわずかである.また強制リトライ(自粛B)は発生していない.実アプリケーションにおいては導入したリトライ方式による性能ペナルティは無

視できるほど小さく,単純で小さな回路規模で実現可 能な本方式の有効性は高いといえる.

7. ま と め

128 CPU までの拡張性を持った Unix サーバ, Kaiserを開発した.大規模構成での汎用性を実現する ためスヌープベースの SMP により実現した.

32 CPU までのバックプレーン接続の SMP をケー ブルによって接続するというパッケージングの工夫に より,物理サイズの制約を緩和した.性能のスケール アップとモジュラリティを同時に満たした.

大規模システムを考慮したアドレススヌープのプロ トコルを開発した.巨大システムで懸念されるスヌー プ効率の低下,フェアネスの低下,デッドロックの発 生を,少ない物量で回避できるプロトコルであること を,シミュレーションによる評価と,実システムでの 実アプリケーションを使った評価を通して示した.

平均メモリアクセスレイテンシは最大構成において 300 ns を実現しており,最速のワークステーションの メモリアクセス速度に迫る.高いメモリバンド幅の提 供と大容量2次キャッシュメモリの採用により多くの アプリケーションの高速実行を可能とした.

大規模実アプリケーションを実機によって評価した 結果,アドレスバス使用率やリトライ率が低く抑えら れており,Kaiserが十分なバス性能を提供しているこ とを示した.今後,さらに多くの大規模実アプリケー ションについて評価を進めるとともに,より高い性能 を実現すためのアーキテクチャの検討を進める.

謝辞 Kaiser システム成立のためにご尽力いただい た,西村幸介,河部本章両氏に深謝いたします.シス テム性能に対する諸検討の協力をしていただいた仲川 明和,土手口正裕両氏,システムボード搭載のLSIの 設計,およびシステム立ち上げ,評価の指揮をとって いただいた後藤裕一氏,伝送路解析およびプリント板 デザインで,高精度なスキュー制御の実現手法の開発 と,その実装を行っていただいた船木淳氏,LSIの開 発評価をすすめていただいた諸氏に感謝いたします. 伝送路解析やテクノロジ選択に関してサポートいただ いた森豊氏,古谷和弘氏,評価プログラムの開発指揮 をとっていただいた指宿剛氏に感謝いたします.また, 貴重なコメントをいただいた,査読者の方々ならびに プログラム委員の方々に深謝いたします.

参考文献

- Laudon, J. and Lenoski, D.: The SGI Origin: A ccNUMA highly scalable server, *Proc. 24th International Symposium on Computer Architecture*, pp.241–241 (1997).
- Lovett, T. and Clapp, R.: STING: A CC-NUMA Computer System for the Commercial Marketplace, *Proc.23rd International Symposium on Computer Architecture*, pp.308–317 (1996).
- Noordergraaf, L. and van der Pas, R.: Performance experiences on Sun's WildFire prototype, *Proc. Supercomputing '99* (1999).
- Jiang, D. and Singh, J.P.: Scaling Application Performance on Cache-coherent Multiprocessors, Proc. 26th International Symposium on Computer Architecture, pp.308–317 (1999).
- Charlesworth, A.: Starfire: Extending the SMP Envelope, *IEEE MICRO*, Vol.18, No.1, pp.39–49 (1998).
- Song, P.: Hal Packs SPARC64 onto Single Chip, *Microprocessor Report*, Vol.11, No.16, pp.1-5 (1997).
- Normoyle, K., Ebrahim, Z., VanLoo, B. and Nishtala, S.: The UltraSPARC Port Architecture, *Proc. Hot Interconnects Symposium III* (1995).

(平成 12 年 9 月 2 日受付)(平成 13 年 2 月 1 日採録)



清水 俊幸(正会員) 1986年東京工業大学工学部卒業, 1988年同大学大学院理工学研究科修 土課程修了,同年(株)富士通研究所 入社.並列計算機のアーキテクチャ の研究に従事.現在,富士通(株)

コンピュータ事業本部に勤務.コンピュータアーキテ クチャ開発に従事.信学会会員.



渡部 徹

1985 年青山学院大学理工学部卒 業,同年富士通(株)入社.UNIX サーバーのハードウェア開発に従事. 現在,コンピュータ事業本部に勤務. UNIX サーバのハードウェア開発に

従事.



小林健一(正会員)

1992年東京大学工学部計数工学 科卒業,1994年東京大学情報工学 修士課程修了.同年(株)富士通研 究所入社.並列処理系の研究に従事. 現在,富士通(株)コンピュータ事

業本部に勤務.計算機アーキテクチャ開発に従事.



石畑 宏明

1980 年早稲田大学理工学部卒業. 同年(株)富士通研究所入社.画像処 理システムの研究,並列コンピュー タアーキテクチャの研究に従事.現 在,富士通(株)コンピュータ事業

本部に勤務.コンピュータアーキテクチャ開発に従事. 1992年元岡賞受賞,工学博士.信学会,IEEE 各会員.