

## スキャン回路用テストパターン生成方式

5 N-9

林 信幸 新舎 隆夫 森脇 郁  
(株)日立製作所

### 1. はじめに

近年、LSIの大規模化、高集積化の伸展に伴い、LSIの故障診断を迅速に行なうことがあります困難になってきている。そこで、この問題に対処するため、スキャン回路専用診断方式、分割診断方式、一括診断方式を組合せたハイブリッド型故障診断システム<sup>1)</sup>を開発した。本稿では、スキャン回路専用診断方式の中核をなすスキャン回路用テストパターン生成方式について述べる。

### 2. 概要

スキャン回路用テストパターン生成の入力は図1に示すスキャン回路の外部仕様を記述したスキャンマップであり、出力はスキャン回路のテストパターンである。本稿が扱うスキャン回路はランダムアクセススキャン回路であり、この回路はスキャンマップから自動生成されるため<sup>2)</sup>、その回路構造は高い定形性を有する。そこで、この特徴に着目し、以下の手順でスキャン回路用テストパターン生成方式を開発した。

- (1) 故障検出操作の定式化
- (2) 故障検出操作の圧縮
- (3) テストパターンへの変換

### 3. 内容

#### 3. 1 故障検出操作の定式化

スキャン回路の故障検出操作の定式化は次の二つのステップからなる。

(1) スキャン回路の各構成回路について、また、同一構成回路の各種類について、当該回路に仮定される各故障の故障検出操作を机上で決定する。

(2) (1)で決定した各回路の故障検出操作を机上で編集・統合してスキャン回路全体の故障検出操作を定式化する。

表1に定式化した結果の故障検出操作表を示す。ここで、各故障検出操作は一連のスキ


ヤン操作からなり、一つのスキャン操作の実行は一つのテストパターンの生成を意味する。

| ス<br>キ<br>ヤ<br>ン<br>ア<br>ド<br>レ<br>ス | F<br>F<br>名 | ス<br>キ<br>ヤ<br>ン<br>ア<br>ウ<br>ト<br>信<br>号<br>極<br>性 | ス<br>キ<br>ヤ<br>ン<br>イ<br>ン<br>タ<br>イ<br>プ | そ<br>の<br>他 |
|--------------------------------------|-------------|---|---|-------------|
|                                      |             |   |   |             |
|                                      |             |   |   |             |
|                                      |             |   |   |             |
|                                      |             |   |   |             |

図1 スキャンマップ

表1 故障検出操作表

| 操作区分<br>No | 故障検出操作   | 対象範囲   |
|------------|--|--------|
| 1          | $I(a,b,i) \rightarrow I(a,b,-i) \rightarrow O(a,b,i) \rightarrow I(a,b,-i) \rightarrow O(a,b,i)$ | v(a,b) |
| 2          | $I(a,b,i) \rightarrow I(a,-b,i) \rightarrow O(a,b)$  | ea,vb  |
| 3          | $I(a,b,i) \rightarrow I(a,b,i,i) \rightarrow O(a,b)$   | ea,vb  |
| 4          | $I(a,b,i) \rightarrow I(-a,b,i) \rightarrow O(a,b)$  | va,ab  |
| 5          | $I(a,b,i) \rightarrow I(a,i,b,i) \rightarrow O(a,b)$   | va,ab  |
|            | S  |        |
| 12         | $I(a,b,1) \rightarrow I(-a,b,0) \rightarrow O(a,b)$  | v(a,b) |
| 13         | $I(a,b,1) \rightarrow I(a,-b,0) \rightarrow O(a,b)$  | v(a,b) |
| 14         | $I(a,b,i) \rightarrow I(a,i,b,i) \rightarrow O(a,b)$   | va,ab  |
| 15         | $I(a,b,1) \rightarrow I(a,i,b,0) \rightarrow O(a,b)$<br>$(a,i = N極出力論理)$                         | ea(b)  |
| 16         | $I(a,b,0) \rightarrow I(a,i,b,1) \rightarrow O(a,b)$<br>$(a,i = P極出力論理)$                         | ea(b)  |
|            |  |        |



### 3.2 故障検出操作の圧縮

表1に従って各故障検出操作をその対象アドレスについて逐次的に実行すると、以下の二つの理由により故障検出操作数が非常に増大するという欠点がある。

#### (1) 故障検出操作の重複

異なる操作区分間で故障検出操作の重複が生じる。

#### (2) スキャン操作の重複

異なる操作区分間で一つ以上のスキャン操作の重複が生じる。

上記の欠点を克服し、生成されるテストパターン数の最少化を図るには故障検出操作の圧縮が必要である。図2に故障検出操作の圧縮例を示す。

このような故障検出操作の圧縮は故障検出操作ひな型テーブルをあらかじめ用意し、各故障検出操作をこのテーブルに重複を許してマッピングするという方法で行う。図3に圧縮後の故障検出操作の生成処理例を示す。

### 3.3 テストパターンへの変換

図4に故障検出操作のテストパターンへの変換方法を示す。

### 4. 実験結果

本稿のスキャン回路用テストパターン生成方式の処理時間は約10ms/6KG-LSI(on M680H)であり、スキャン回路を順序回路としてテストパターンを生成する場合と比較して1000倍以上での高速化が可能である。

### 5. おわりに

スキャン回路構造の定形性に着目してスキャンマップから直接テストパターンを生成するスキャン回路用テストパターン生成方式を提案した。今後は、ランダムアクセススキャン回路以外のスキャン回路への適用性拡大が課題である。

### [参考文献]

- 1) 横山ほか：高集積LSIに対するテスト生成高速化の1手法，第40回情報処理学会全国大会，pp.1326-1327, 1990
- 2) 松本ほか：スキャン論理生成方式，第41回情報処理学会全国大会




図2 故障検出操作の圧縮例




図3 圧縮後の故障検出操作の生成処理例

|         | 信号名   |   |   |     |   |   |     |   |
|---------|-------|---|---|-----|---|---|-----|---|
|         | S     | S | Y |     | Y | B |     | B |
| スキャン操作  | I     | I | A | ... | A | A | ... | A |
| スキャンイン  | 0→1→0 | 0 | 0 | ... | 0 | 0 | ... | 0 |
| スキャンアウト | 0     | * | * | ... | * | * | ... | * |

\* : 指定の値をセット 0 : \*→\*→\*

SIT:スキャンイントリガ信号 YA0~YA<sub>n</sub>:バイトアドレス

SID:スキャンインデータ信号 BA0~BA<sub>m</sub>:ビットアドレス

図4 故障検出操作のテストパターンへの変換