WEKO3
アイテム
時相論理に基づく順序回路検証システムの二分決定グラフを用いた改良
https://ipsj.ixsq.nii.ac.jp/records/119727
https://ipsj.ixsq.nii.ac.jp/records/119727806309d7-54dd-4d98-9b56-87b10b1052d1
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001336662.pdf (155.2 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1990-09-04 | |||||
| タイトル | ||||||
| タイトル | 時相論理に基づく順序回路検証システムの二分決定グラフを用いた改良 | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 東京大学工学部 | ||||||
| 著者所属 | ||||||
| 東京大学工学部 | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 我々は、命題論理レベルのLinear Time Temporal Logic(LTTL)で仕様を与え、ディジタルシステムの制御部同期回路を検証するシステムを既に開発しているが、論理表現として積和形(カバー表現)を用いたため、対象となる回路が大きくなると実行速度の点で問題となることがあった。近年コンパクトな論理表現法として注目されている二分決定グラフ(BDD)を用いると、実用的な論理関数の多くが変数の数の多項式オーダの記憶領域で表現でき、論理演算がBDDのノードのサイズに比例した計算時間で実行できることが知られている。 また、Branching Time Temporal Logicの一つであるCTLについて、BDDを用いて検証を効率化できることが報告[3]されている。本稿では、[3]で提案されているBDDによる順序回路表現を用いたLTTLに基づく検証システムの改良について述べる。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第41回, 号 ハードウェア, p. 37-38, 発行日 1990-09-04 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
