

# 正則時相論理のモデルチェック法の改良と 設計検証への適用

3M-7

藤井 寛 濱口 清治 平石 裕実 矢島 健三

京都大学工学部

**1. はじめに**

VLSI技術の進歩に伴い、設計される論理回路が大規模化している現在、設計が正しいことを保証するための形式的検証手法の確立が重要となっている。我々はこれまでに、 $\varepsilon$ フリー正則時相論理( $\varepsilon$ フリー-RTL)を用いた、順序機械の検証手法を示し<sup>[1]</sup>、これに基づく設計検証システムを作成した<sup>[2]</sup>。しかし、この方法では設計対象のデータが非常に大きくなるため問題があった、ここではその点を改良した方法を示す。

**2.  $\varepsilon$ フリー-RTL<sup>[1]</sup>**

$\varepsilon$ フリー-RTLは、通常の命題論理に3つの時相演算子、 $\circlearrowleft$ ,  $\square$ ,  $\diamond$ を加えたものである。

**[定義1]  $\varepsilon$ フリー-RTLのシンタックス**

原始命題の集合をAPで表わし、以下に定義する $\varepsilon$ フリー-RTL式全体の集合をLFで表わす。このとき、次に上げる(1)~(3)を有限回適用して得られるもののみが、 $\varepsilon$ フリー-RTL式である。

- (1)  $p \in AP$  のとき、 $p \in LF$ .
- (2)  $\eta \in LF$  のとき、 $(\sim \eta), (\square \eta), (\circlearrowleft \eta) \in LF$ .
- (3)  $\eta, \xi \in LF$  のとき、 $(\eta \vee \xi), (\eta : \xi) \in LF$ .

□

$\varepsilon$ フリー-RTL式は線形モデル上で真偽値が定められる。 $(\Sigma, I)$ を $\varepsilon$ フリー-RTLの線形モデルという。ここに、 $\Sigma$ は状態の集合、 $I$ は各状態 $s \in \Sigma$ において真となる原始命題の集合を与える関数 $I : \Sigma \rightarrow 2^{AP}$ である。

**[定義2]  $\varepsilon$ フリー-RTL式の真偽値**

$\Sigma$ 上の長さ1以上の系列を $\sigma \in \Sigma^+$ ( $\sigma = s_0 \cdots s_n$ とする)と表わす。また $\sigma(i)$ は $\sigma$ の*i*番目の状態、 $|\sigma|$ は $\sigma$ の長さを表わす。M,  $\sigma \models \eta$ は、線形モデルMの状態系列 $\sigma$ に対し $\varepsilon$ フリー-RTL式 $\eta$ が真であることを表わす。Mが明らかなときはMを省略する。

$p \in AP$ 、 $\eta, \xi \in LF$ であり、また、 $\sigma$ の長さが2以上のとき $\sigma_1 = s_1 \cdots s_n$ とする。このとき、状態系列 $\sigma$ における $\varepsilon$ フリー-RTL式の真偽を次のように定義する。

- (1)  $\sigma \models p$  iff  $p \in I(\sigma(1))$
- (2)  $\sigma \models (\sim \eta)$  iff  $\sigma \not\models \eta$
- (3)  $\sigma \models (\eta \vee \xi)$  iff  $\sigma \models \eta$  または  $\sigma \models \xi$
- (4)  $\sigma \models (\circlearrowleft \eta)$  iff  $|\sigma| \geq 2$ かつ  $\sigma_1 \models \eta$
- (5)  $\sigma \models (\square \eta)$  iff  $\sigma_i \models \eta$ なる $\sigma_i \in \Sigma^+$  ( $1 \leq i \leq m$ )が

存在して、 $\sigma = \alpha_1 \alpha_2 \cdots \alpha_m$ と表わせる。

- (6)  $\sigma \models (\eta : \xi)$

iff  $\sigma_1 \models \eta$ かつ $\sigma_2 \models \xi$ なる $\sigma_1, \sigma_2 \in \Sigma^+$ が存在して、 $\sigma = \alpha_1 \alpha_2$ と表わせる。□

**3. 順序機械の設計検証**

$\varepsilon$ フリー-RTLを用いて順序機械の設計検証を行う問題を考える。設計として、2値の入出力信号をもつ順序機械を対象にする。仕様としては、順序機械の各信号線に対し原始命題を割り当て、設計対象の順序機械の入出力の系列が満たすべき性質を $\varepsilon$ フリー-RTL式Specで記述したもので与える。このとき、設計検証の問題は、設計対象の順序機械のすべての可能な有限長の入出力の系列に対して、RTL式Specが真になることを確かめることになる。

**[定義3] 構造モデルとその上での真偽判定**

$K = (\Sigma, m, R, \Sigma_0)$ を構造モデルという。ここで、 $(\Sigma, I)$ は $\varepsilon$ フリー-RTLの線形モデル、Rは $\Sigma$ 上の2項関係で、任意の状態 $s \in \Sigma$ に対して $(s, s') \in R$ となる状態 $s'$ が存在するものとし、 $\Sigma_0$ は初期状態の集合を表わすとする。構造モデルKにおいて、状態 $s \in \Sigma_0$ からのK上の有限長のパス $\sigma$ の中で $\sigma \models \eta$ となるものが存在するとき、 $\eta$ はKのもとで真である(K-true)という。また、それ以外のときKのもとで偽である(K-false)という。□

順序機械Mの設計検証としては、Mの初期状態からのすべての入出力に1対1対応するバスを持つ構造モデルKを構成し、 $\sim$ SpecがK-falseになることを確かめればよい。

順序機械Mに対応する構造モデルKは次のようにして作る。Kの各状態 $s_k$ はMの状態遷移図の枝に1対1対応しており、状態 $s_i, s_j$ が $(s_i, s_j) \in R$ となるのは、順序機械の、 $s_i$ に対応している状態遷移の遷移先の状態を $s_j$ とするとき、 $s_j$ が $s_i$ からの状態遷移に対応しているとき、かつそのときに限る。

これまでに、構造モデルKと $\varepsilon$ フリー-RTL式 $\eta$ に對し、 $\eta$ がK-trueとなるかを調べるモデルチェックアルゴリズムを用いた順序機械の設計検証システムを作成した。しかし、決定性順序機械Mの状態数を $|S|$ 、Mの状態遷移図の枝の数を $|E|$ 、入力信号の数を $|X|$ とすると、Mに対応する構造モデルのサイズは、 $O(|S|) = O(|E|) = O(|S|2^{|X|})$

Improved version of model checking of RTL and its application to design verification.

Hiroshi FUJII, Kiyoharu HAMAGUCHI, Hiromi HIRAIISHI, Shuzo YAJIMA

Kyoto University

$$O(|R|) = O(|E|2^{|\Sigma|}) = O(|S|2^{2|\Sigma|})$$

となり、順序機械のサイズに対して、構造モデルのサイズが入力線数の指數倍なり、構造モデルを格納するのに多くの領域が必要であるという問題がある。この点を解決するために、構造モデルを作らずに設計検証を行う方法を述べる。

#### 4. モデルチェックアルゴリズム

##### [定義4] $\epsilon$ フリー R T L式の微分

$\epsilon$  フリー R T L式  $\eta$  の状態  $s$  による微分  $\eta / s$  つぎのように定義される。

- (1)  $p / s \triangleq V_T \cdots p \in I(s)$  のとき  
 $p / s \triangleq V_F \cdots$  それ以外のとき
- (2)  $(\sim \eta) / s \triangleq \sim (\eta / s)$
- (3)  $(\eta \vee \xi) / s \triangleq (\eta / s) \vee (\xi / s)$
- (4)  $(\bigcirc \eta) / s \triangleq \eta$
- (5)  $(\Box \eta) / s \triangleq$   

$$(\eta / s) \vee \{(\eta / s) : \Box \eta\} \vee \Box \eta$$

$$\cdots s \models \eta \text{ のとき}$$

$$(\eta / s) \vee \{(\eta / s) : \Box \eta\}$$

$$\cdots \text{ それ以外のとき}$$
- (6)  $(\eta : \xi) / t \triangleq$   

$$\xi \vee \{(\eta / s) : \xi\} \cdots s \models \eta \text{ のとき}$$

$$(\eta / s) : \xi \cdots \text{ それ以外のとき}$$

□

$\eta / s$  については次の性質がなりたつ。長さ 2 以上の有限長系列  $\sigma = s_0 s_1 \cdots$  に対し、 $\sigma \models \eta$  となる必要十分条件は  $\sigma_1 \models \eta / s_0$  である。

順序機械の初期状態からの可能な有限長の入出力系列  $\sigma$  の中に  $\sigma \models \eta$  となるものが存在するかどうか調べるモデルチェックアルゴリズムを示す。

##### [アルゴリズム]

入力：Mealy型順序機械 M と  $\epsilon$  フリー R T L式  $\eta$   
 出力： $\sigma \models \eta$  となるものが存在するなら true、

さもなくば false

方法：M の初期状態  $s_0$  に対して、次にあげる手続き Check ( $M, s_0, \eta$ ) を適用する。

```
procedure Check ( $M, s, \eta$ ) ;
   $x = \text{label}(s, \eta)$ ;
  if  $x = 'F'$  then return false;
  if  $x = 'C'$  then return false;
  addlabel ( $s, \eta, 'C'$ );
  for  $s$  から出るすべての枝  $t$  do
    if  $\eta$  が長さ 1 の系列  $s_t$  に対して真 then
      return true;
    else if Check ( $M, \text{next}(s, t), \eta / s_t$ )
      = true then
      return true;
    addlabel ( $s, \eta, 'F'$ );
  return false;
end of procedure;
```

Check ( $M, s, \eta$ ) は順序機械 M の状態  $s$  からの入出力の系列  $\sigma$  のうち、 $\sigma \models \eta$  となるものがある ( $s$  において  $\eta$  が真である) かどうかを調べる。

addlabel ( $s, \eta, x$ ) は状態  $s$  のラベルに、 $\eta$  の値が  $x$  であることを登録する。label ( $s, \eta$ ) は状態  $s$  において  $\eta$  の値がラベルとして登録されているならその値を返し、登録されていないなら空を返す。ラベルはそれぞれ ‘T’ が  $\eta$  は  $s$  において真であることを、‘F’ が  $\eta$  は  $s$  において偽であることを、‘C’ が  $s$  における  $\eta$  の真偽値を調査中であることを示している。また、 $s_t$  は枝  $t$  に対応する、R T Lのモデルの状態とする。next( $s, t$ ) は順序機械の状態  $s$  の遷移  $t$  による次状態である。

この手続きは R T L式  $\eta$  と順序機械 M を入力とし、 $\eta$  が M の状態  $s$  において真ならば true を返し、そうでないなら false を返す。

##### 5. モデルチェックアルゴリズムの設計検証への適用

4. で述べたアルゴリズムに基づくモデルチェックアルゴリズムを sun3/60 上に実現し、実際の順序機械の設計検証に適用した。表 1、表 2 は DMA コントローラ<sup>[3]</sup> の設計検証に関する、記憶量、実行時間のデータである。DMA コントローラは、272 状態の決定性順序機械として与えられ、信号線数は入力 5、出力 15 である。仕様の  $\epsilon$  フリー R T L式は 89 個の演算子をもつ。また、設計は仕様を満たしている。

表 1 に、順序機械とそれから得られる構造モデルの状態数、枝数を示す。また、表 2 には、構造モデル上でのモデルチェックによって設計検証をおこなった場合の処理時間および、今回のモデルチェックアルゴリズムを用いた場合の処理時間を示す。

##### 6. おわりに

$\epsilon$  フリー R T Lのモデルチェックアルゴリズムを改良し設計検証への適用を行った。更に改良すべき点として、式の微分の効率化等が考えられる。

	順序機械	構造モデル
状態数	272	8704
枝数	8704	278528

表 1：順序機械、構造モデルの状態数、枝数

	順序機械	構造モデル
CPU時間(秒)	56.1	77.8

表 2：処理時間

##### 参考文献

- [1] 平石、矢島：正則時相論理による論理設計検証について、電子情報通信学会技術研究報告、COMP87-67, 1987.
- [2] 藤井、浜口、平石、矢島：正則時相論理による論理設計検証システム、1989年電子情報通信学会春季全国大会予稿集 A-257
- [3] E.M.Clarke,S.Bose,M.C.Browne, and O.Grumberg: The Design and Verification of Finite State Hardware Controllers. Technical Report CMU-CS-87-145, Carnegie Mellon University, 1987.