WEKO3
アイテム
共有バス方式マルチプロセッサシステムにおけるキャッシュデータ一致プロトコルの方式評価
https://ipsj.ixsq.nii.ac.jp/records/118827
https://ipsj.ixsq.nii.ac.jp/records/118827afc49dbb-acbd-4285-b60c-0c14ab861193
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001338447.pdf (94.6 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1990-03-14 | |||||
| タイトル | ||||||
| タイトル | 共有バス方式マルチプロセッサシステムにおけるキャッシュデータ一致プロトコルの方式評価 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Evaluation of Cache Consistency Protocols for Shared-Bus Multiprocessor Systems. | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| (株)日立製作所中央研究所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所中央研究所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所中央研究所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所半導体設計開発センタ | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| HITACHI, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| HITACHI, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| HITACHI, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| HITACHI, Ltd. | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 共有バス方式のマルチプロセッサシステムにおいては共有バスの混雑を防ぐ観点から、各々のプロセッサにキャッシュを付すこと、その中でも特にプロセッサの書き込みをプロセッサとキャッシュの間で完了するコピーバック方式が有効である。[1]では新たなマルチプロセッサシステムにおけるデータ一致制御方式としてシフトスルー・プロトコルを提案している。本稿ではCPUバストレースを利用したキャッシュチップのシミュレーション結果をもとに、4台のマルチプロセッサシステムにおける共有バス使用率を評価した。この評価によってマルチプロセッサシステムにおけるシフトスルー・プロトコルの有効性を確認した。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第40回, 号 ハードウェア, p. 1216, 発行日 1990-03-14 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
