

一線入力論理多段NANDゲート回路の縮約法 の検討

後藤公雄

神奈川工科大学

1. はじめに

一線入力論理多段継続 NAND ゲート回路の設計法についてはマップファクタリング法を含む種々の方法が提案されており,^[1] 著者も禁止用ループ法による設計法を提案した.^[2] しかしながら禁止用ループ法のみでは、すべての場合について最小回路^{[3], [4]} が得られることは必ずしも保証されない。この対策として回路の縮約が考えられるが、文献^[5]による縮約法以外に明確な方法が見当らない。著者はこれまでに統いて、^[6] さらに縮約法を検討する。

2. 縮約のための定義と定理

用いられるゲート回路はNANDゲートに限定する。
[定義1] 多段継続ゲート回路の相互のゲート回路間で
入力側に近い方を前段ゲート回路、出力に近い方をのゲ
ート回路を後段ゲート回路と呼ぶ。

[定義2] 多段継続ゲート回路で、任意のゲート回路の前段にあるものを先行ゲート回路、また隣接した前段となるものを直接先行ゲート回路と呼び、後段にあるものを後続ゲート回路、また隣接した後段となるものを直接後続ゲート回路と呼ぶ。

[定義3] あるゲート回路の入力の中で、直接先行ゲート回路1個のみからの出力による入力を主入力、またそれ以外の入力を副入力と呼ぶ。

[定義4] 1個の主入力、0個以上の副入力および1個のみの出を持つ1つのゲート回路を標準ゲート回路と呼ぶ。

[定義5] 複数個の標準ゲート回路を1個ずつ直接先行ゲート回路と直接後続ゲート回路との間に多段にわたって継続接続して得られる一連の回路を標準ゲート継続回路と呼ぶ

[定義 6] 同数の段数を持つ n 個 ($n > 1$) の標準ゲート系統回路を並列につないで得られる n 列の並列縦続回路の最後段を 1 個のゲート回路につないで得られる回路を標準並列縦続ゲート回路と呼ぶ。

[定義 7] 標準並列継続ゲート回路の各列最後段出力の全てが集中して入力されるゲート回路を出力集中ゲート回路と呼び、このゲート回路は他の入力をも持ち得る。

[定理1] 標準1列NANDゲート継続回路の任意の標準ゲート回路の主入力、もしくは各段標準ゲート回路の副入力に同じ入力があるときは、最後段の副入力をのみを残し、他はすべて抹消できる。

[定理2] 標準1列NANDゲート継続回路の途中の任意の標準ゲート回路の1出力がk列の並列多段継続回路 C_i ($i=1 \sim k$)に繋るとき、この標準ゲート回路以前の段の

主入力または副入力 x が抹消できるのは、これらの並列多段縦続回路 C_j のすべて ($j=1 \sim k$)について、同時に副入力 x が存在するときに限られる。

[説明1] 図1で第1段入力 p_{12} と第3段入力 p_{31} は相等しく、 p_{12} は抹消できる。図2では p_{12} と p_{31} が等しいが、 p_{12} は抹消できない。

[定理 3] 標準

図1 定理1




図2 定理2

た標準並列縦続ゲート回路 S_1 と、回路 S から全初段ゲートを除去し、回路 S の出力集中ゲートに g を副入力として追加して得られる回路 S_2 との 2 つの出力を直接後続ゲート回路につなぎ、その出力を否定して得られる新回路 S_N は元の回路 S に等価である。

[定理4] 標準ゲート綫続回路のゲート数が奇数個より成る標準並列綫続ゲート回路Sの全初段の主入力が同一入力 g を持ち、 i 段 j 列目の標準ゲートへの副入力を s_{ij} 、出力集中ゲート回路への副入力を s 、段数を n 、列数を m とするとき、

$$\bar{g} \sum_{j=1}^m \left(\frac{1}{s_2 j \left(\frac{1}{s_3 j \left(\frac{1}{s_4 j \dots s_{n-1}, j} \right)} \right)} \right) = \bar{g} \quad (1)$$




図3 定理3による新回路SNの生成

が満足されれば、元の回路 S の初段から入力 g をすべて除去して、この g を集中ゲートの出力につながる直接後続ゲート G_1 の副入力として移し変え、さらに G_1 の否定ゲート G_2 を追加した回路 S_N を作ると、回路 S_N は元の回路 S に等価である。

〔説明 2〕図 3 は定理 3 による新回路 S_N であり、式(1)が成立すれば、定理 4 によって、初段入力 g が全て除去され、ゲート G_1 の副入力として g が追加される。

〔定理 5〕標準ゲート継続回路のゲート数が偶数個より成る標準並列継続ゲート回路 S の全初段の主入力が同一入力 g を持つとき、回路 S から初段主入力 g をすべて除去し、さらに回路 S から初段ゲートをすべて除去した回路 S_1 の出力と、入力 g の否定出力 \bar{g} を 2 つの入力とする直接後続ゲート回路の出力を元の回路 S の集中出力ゲートの入力として追加することによって得られる新たな回路 S_N は元の回路 S と等価である。

〔定理 6〕標準ゲート継続回路のゲート数が偶数個より成る標準並列継続ゲート回路 S の全初段の主入力が同一入力 g を持ち、 i 段 j 列目の標準ゲートへの副入力を s_{ij} 、出力集中ゲート回路への副入力を s 、段数を n 、列数を m とするとき、

$$\bar{g} \prod_{j=1}^m \left(s_{2j} \left(\overline{s_{3j}} \left(\overline{s_{4j}} \dots \overline{s_{n-1,j}} \cdot \overline{s_{nj}} \right) \right) \right) = \bar{g} \quad (2)$$

が満足されれば、元の回路 S の初段から入力 g をすべて除去して、この g を回路 S の出力集中ゲートの副入力として追加することによって得られる新回路 S_N は元の回路 S と等価である。

〔説明 3〕図 4 は定理 5 による新回路 S_N であり、式(2)が成立すれば定理 6 によって、回路 S の初段主入力 g を全部除去し、出力集中ゲートへの副入力として g を追加して入力することができる。




図4 定理5による新回路 S_N の生成

3. 応用例

前述した各定理の中で定理 1, 3 ~ 6 は元の回路 S から等価な回路 S_N 求めたが、逆に回路 S_N が与えられた

とき、回路 S を求めることも可能である。つぎに応用例を示す。図 5 (a) は

$$f = \Sigma (1, 2, 3, 4, 7) \quad (3)$$

で与えられる関数 f を禁止用ループ法^[2]によって求めたものである。定理 6 により集中ゲート 1 を除去してゲート 7 の副入力として、図 5 (b)を得る。ゲート 5, 6 の共通入力 b に着目し、定理 4 によってゲート 8, 9 を介して、集中ゲート 7 への副入力を追加し、図 5 (c)を得る。さらに定理 1 を逆に用いてゲート 2 にゲート 3 を、ゲート 1 に入力 a を追加し、整理して図 5 (d)を得る。

(ゲート数、結線数、段数) は図 5 (a) の (7, 18, 4) から図 5 (d) の (6, 15, 4) に縮約される。

4. おわりに

以上、一線入力論理多段NANDゲート回路の縮約法として 3 種類の主要定理を一般的な形で導入した。これらの定理により、3変数P同値類68関数について禁止用ループ法のみでは最小解が得られないような場合でも最小解まで縮約できることが確認できた。しかし、この縮約を計算機で行うには各定理の適用順序について検討する必要がある。

【参考文献】

- [1] Muroga, S.: Logic Design and Switching Theory, John Wiley(1972).
- [2] 後藤：禁止用ループの使用による一線入力NANDゲート回路生成の一手法、情報処理学会論文誌, Vol.30, No.5, pp.624-632(1989).
- [3] Hellerman, L.: A Catalog of Three-Variable Or-Invert and And-Invert Logical Circuits, IEEE Trans. Electron. Comput., Vol. EC-12, No.3, pp.198-223(1963).
- [4] 池野, 橋本, 内藤：4変数素子最小NAND回路, 研究報(別冊), No.26(1968).
- [5] H.P. Lee and E.S. Davidson: Redundancy testing in combinational networks, IEEE Trans. Comput., Vol. C-23, No.10, pp.1029-1047(1974).
- [6] 後藤：一線入力NANDゲート回路の合成結果の簡単化, 1983年電子情報通信学会春季全大論文集, A-240(1989).