WEKO3
アイテム
ハードウェア機能の性能評価システムの開発
https://ipsj.ixsq.nii.ac.jp/records/117902
https://ipsj.ixsq.nii.ac.jp/records/117902f9fe2c21-6b2a-4fc1-a52e-ada70e75e4a7
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00003118238.pdf (181.0 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1989-10-16 | |||||
| タイトル | ||||||
| タイトル | ハードウェア機能の性能評価システムの開発 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Development of a Performance Evaluation System for designing Hardware Functions | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 京都大学 工学部 | ||||||
| 著者所属 | ||||||
| 京都大学 工学部 | ||||||
| 著者所属 | ||||||
| 京都大学 工学部 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Kyoto University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Kyoto University | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Kyoto University | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | ハードウェア機能を設計する過程は,1)方式設計、2)機能設計,3)論理設計、4)実装設計の4つの段階に分類できる。現在、設計したハードウェアを評価するためのシステムとしてシミュレータがあるが、多くのものは論理回路シミュレータであるため、3)の論理設計が完了しないと適用できない。我々は、1)方式設計、2)機能設計の段階において設計したハードウェア機能を評価するシステムが必要であると考え、その開発を進めている。本稿では、トレース・マッピング法を用いた、方式・機能設計段階におけるハードウェア機能の性能評価システムの構成方式と性能評価方式について述べる。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第39回, 号 ハードウェア, p. 1694-1695, 発行日 1989-10-16 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
