WEKO3
アイテム
非決定性順序機械によるハードウェア記述言語の意味付け
https://ipsj.ixsq.nii.ac.jp/records/117876
https://ipsj.ixsq.nii.ac.jp/records/11787670b3a919-62ad-4124-bdba-7038ebdf5dba
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00003118211.pdf (212.9 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1989-10-16 | |||||
| タイトル | ||||||
| タイトル | 非決定性順序機械によるハードウェア記述言語の意味付け | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Formal Semantics of Description Language Based on Nondeterministic Sequential Machines. | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 京都大学 | ||||||
| 著者所属 | ||||||
| 京都大学 | ||||||
| 著者所属 | ||||||
| 京都大学 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Kyoto Univ. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Kyoto Univ. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Kyoto Univ. | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | ハードウェア記述言語(以下HDL)はハードウェア設計を計算機によって支援するためにハードウェアの設計や仕様を記述するのに用いられる言語である。HDLに厳密な意味を形式的に与える事は、設計の形式的検証や、言語処理系の性質の証明などの立場から重要である。HDLの意味は基礎となるハードウェアの動作のモデルが定義され、その上で定義される。これまでに提案されているHDLのためのモデルとしてVHDL、CONLANのそれぞれの言語を定義するのに用いられているモデルや、NESモデル等がある。これらは設計者が直観的に考えるハードウェアの動作に近いモデルとなるように工夫されているが、反面、モデルが繁雑になり、設計検証をはじめとするモデルの数学的な扱いを困難にしている。本稿ではHDLの意味付けのためのモデルとして単純で数学的な扱いが容易であり、設計検証が可能である非決定性順序機械モデルについて考察する。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第39回, 号 ハードウェア, p. 1644-1645, 発行日 1989-10-16 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
