

6J-2

RSA暗号向き高速剰余乗算法

森田 光

NTT情報通信処理研究所

1. まえがき

公開鍵暗号に於いて代表的なRSA暗号では、高い安全性を得るために、10進数で150桁以上の処理単位が必要であり、その高速化が不可欠である。

本論文では、RSA暗号の主要な演算である剰余乗算の高速算法を提案する。本算法によれば、2進数でn桁（以下、桁は2進数を前提とする）の剰余乗算が最大n回の加減算で実行でき、従来の方法[1,2]より約2倍高速となる。

2. 高速剰余乗算アルゴリズム

RSA暗号方式の暗号化処理は、 $M^e \bmod N$ (M はメッセージ、 e は公開の暗号化鍵を示し、ともにN未満の正整数) で表現されるべき乗剰余算を用い、復号化処理もべき乗剰余算を用いる。べき乗剰余算は剰余乗算から組み立てられる[3]ため、RSA暗号の高速化には剰余乗算の高速化が必須である。

2. 1 本算法の原理

剰余乗算は、 $A \times B \bmod N$ (A, B, N はn桁の正の整数、 A, B はN未満) で表現され、基本的には図1(a)に示されるように、部分積を加算して2n桁の積を求めた後、除数Nの減算が繰り返されることにより行われる。この場合データ待避処理などが必要となるが、その簡略化のため部分積の間に除数を埋込み、加算と減算とを組にして繰り返すBakerの算法(図1(b)参照)が提案されている。しかし、この方法は図1(a)と同様に最大2n回の加減算を必要とする。

ここで提案する算法は、図1(c)に示すように、2桁ずつシフトする基数4の乗算と除算を用いて加減算の回数を約半分に削減する方

法であり、コンパクトなn桁幅の演算で実行できる。

乗除算とも基数4で動作可能とするため、本算法では以下の方策をとった。

- i) 除算用減算の途中結果（剰余）を一定範囲に抑えるため、次に加算される部分積を使って減算量を決定する。
- ii) 部分積を1桁削減するため、被乗数Aの絶対値をN未満の範囲から $N/2$ 未満の範囲に予め変形する。但し、部分積はBoothの乗算法[4]で生成する。

2. 2 計算アルゴリズム

本算法の手順を図2に示す。主要な計算過程であるステップ3は、図3のRobertson図により説明される。横軸は現在の剰余 R_k と $b(k)A$ を加算した値に、縦軸は次の剰余 R_{k-1} に対応し、グラフは $R_{k-1} = R_k + b(k)A + cN$ の関係を表わしている。ステップ3の繰り返し過程では、 $4R_k + b(k)A$ を横座標とするグラフから係数 c を決め（図2の関数 f_c に対応）、次の剰余 R_{k-1} を算出する。なお、図3では一般的なRobertson図[4]と異なり、グラフの1価関数と2価関数との境界（減算量はこれにより決定される）




図1 従来法と本算法との原理比較

を示す指標 $|l_1|, |l_{-1}|$ の値が変動する。

2. 3 特徴

加減算回数の削減による高速性（表1参照）と、 n 桁幅の演算で実行できるコンパクト性の他に、ハード実現上、以下の特徴を有する。

- i) ハード量が小； N と R の部分比較回路(N の上位6桁 N_s と R の上位8桁 R_s との比較)で係数 c を生成可能。また、係数 b と c が $-2 \sim 2$ 間の整数のため、1桁シフトと反転用回路だけで bA , cN を生成可能。
- ii) 高速化が容易；ステップ3に於ける加減算は同時処理できるため、2段分の加減算を1クロックで実行可能。また、キャリーセーブ法が加減算に適用でき、かつ最終段の桁上がり伝搬加算をデータの出力速度にあわせることで、その遅延時間を見かけ上削減可能。
- iii) 桁数の拡張が容易；演算は全て隣接桁間のみで行われるため、ビットスライス構成が可能。

3. 性能評価

本算法を実行する演算器は、レジスタ4個、全加算器2個を主たる構成要素とするセル(100G; Bakerの算法より1~2割程度増)を、1次元アレイ状に配列して実現される。このセルの遅延時間は、加算器2段分とレジスタへ

高速乗余乗算法算出手順		
ステップ1 [Nの正規化]	・NのMSBが1となるまで、NとAを左シフト	
ステップ2 [初期化]	・R=0, $N < 2A$ なら $A = A - N$	
ステップ3 [繰り返し処理]	($k = n/2 + 1$ から1迄逐次減算) ・ $c = f c (R = 4R + b(k)A, b(k-1), A)$ ・ $R = R + cN$	
ステップ4 [計算結果Aを元の0~N-1の範囲に変形]	・ $R < 0$ なら、 $R = R + N$ ・ $A = R$, ステップ1のシフト量だけ右シフト	
関数 $f_c(R, b, a)$ 算出手順		
・ $f_c = 0$		
・ $d = R/ R $ (R が正のとき1, 負のとき-1)		
・ $R_s = R_s $		
・ $R_s > N_s$ なら、 $R_s = R_s - N_s, f_c = 1$		
・ $R_s > ld N_s$ なら、 $f_c = f_c + 1$ ($ ld $ は下表参照)		
・ $f_c = -d f_c$		
場合分け		
境界の指標 $ ld $ の値		
	8 $ l_1 $	-8 $ l_{-1} $
$b = 0$	4	4
$ b = 1$	$a b \geq 0$	3
	$a b < 0$	5
$ b = 2$	$a b \geq 0$	2
	$a b < 0$	6

注1 : A, B, N は n 桁のレジスタを示し、 R は $n+2$ 桁の R_{sum} と R_{carry} のレジスタで表される。 A, R_{sum}, R_{carry} は負整数も表現するので、他に符号桁を持つ。

又、 $B[i]$ は、 B レジスタのLSBから i 桁目の値を示す。

注2 : $b(k) = -2B[2k] + B[2k-1] + B[2k-2]$

但し、 $b(n/2+1) = B[n], b(0) = 0, B[0] = 0$

図2 高速乗余乗算法




図3 高速乗余乗算法対応 Robertson 図

表1 剰余乗算法の速度比較

条件	加減算の回数		速度比
	本算法	Bakerの算法	
平均	$3n/4$	$5n/4$	1.7
	乗算 $3n/8$	乗算 $n/2$	
	除算 $3n/8$	除算 $3n/4$	
最悪	n	$2n$	2
	乗算 $n/2$	乗算 n	
	除算 $n/2$	除算 n	

のデータ書き込み時間が主であり、現在のCMOS技術では約20~30nS程度となる。従って、512桁の演算器は約50KGで実現でき、その演算時間は約8μS(30MHzクロック時)程度となる。この剩余乗算器をRS暗号に適用した場合、その暗号化処理時間は約7mSとなる。

4. むすび

基数4の乗算と除算を組合せ、一定桁幅の処理で演算を完結する新たな剩余乗算法を提案した。本算法は従来法に対し約2倍高速であり、かつ512桁の剩余乗算器は50KG規模のLSIで実現可能である。これをRS暗号に適用した場合の処理性能は約70Kb/S(30MHzクロック時)となる。

参考文献

- [1] P.W.Baker :"Fast Computation of $A * B$ Modulo N ", Electron.Lett., 23-15, pp.794-795(1987).
- [2] G.R.Bakley :"A Computer Algorithm for Calculating the Product AB Modulo M ", IEEE Trans.Comput., vol.C-32, pp.497-500(1983).
- [3] D.E.Knuth :"準数値算法／算術演算", the Art of Computer Programming, サイエンス社訳版(1986).
- [4] K.Hwang :"コンピュータの高速演算方式", 近代科学社訳版(1980).