

4U-1

A I チップ (IP1704) のアーキテクチャ

皆川健二 斎藤光男 相川 健
的場 司 岡村光善 石井忠俊
(株) 東芝

1.はじめに

近年、高速な実行速度が得られ、プログラミング環境のよい A I プロセッサが開発されている。また、汎用言語を高速に実行する RISC アーキテクチャが提案されている。リストやプロローグ言語をサポートする RISC マシンも、いくつか伝えられている。

我々はすでに、新しいアーキテクチャに基づく A I プロセッサ (IP1704) を開発した [1]。それは RISC アーキテクチャに修正と拡張を施し、WAM (Warren Abstract Machine) 命令とリスト命令をサポートしている。A I プロセッサチップ (IP1704) は IP1704 を LSI 化する目標で開発された。チップ化にあたって、アーキテクチャは若干、修正された。ハードウェアデコードとマイクロプログラムデコードを併用し、デコードステージとレジスタリードステージをオーバーラップさせる方法と、ディレイドライティングによるディレイドキャッシュヒット方式を新たに開発した。本文では、IP1704 のアーキテクチャおよび、その性能評価を述べる。

2. 設計思想

IP1704 では RISC アーキテクチャを出発点とし、A I 言語をサポートするための拡張を行なった。命令セットと高級言語、A I 言語とのセマンティックギャップは、コンパイラ技術により補うことができた。

RISC アーキテクチャは規模が小さいため、ローコストで実現可能で、LSI 化も容易であるが、我々は IP1704 の開発の上で特に、A I 言語をサポートする拡張ハードウェア

がサイクルタイムを損なうことなく、少ない実装面積で実現できるよう注意を払った。

3. IP1704 のアーキテクチャ

IP1704 のブロック図を図1に示す。32ビット固定長を持つ、32ビットマシンである。

命令フォーマットは8ビットのオペコードフィールドと5ビットの最大3つのレジスタフィールドとイミーディエイト、ディスプレイスメントフィールドを有している。

パイプラインは5段とした(図2)。このパイプラインはフェチ、デコード/レジスタリード、実行、メモリアクセス、ライトステージとなる。メモリステージはメモリアクセス命令以外は実行されない。レジスタファイルは4ポートの48ワード、32ビットレジスタである。

IP1704 は IP1704 で採用した命令すりかえ機能、2ポートバスアーキテクチャ、タグ処理、トラップ処理機能を引き継いでいる。その他の A I 言語を高速に実行させるための機能を述べる。

3.1 ハードウェアデコードとマイクロプログラムの併用

マイクロプログラム方式の利点は、(1) A I 言語をサポートするハードウェアを簡素化、高速化できる。(2) 条件ジャンプやマルチウェイジャンプの際のペナルティーが少ない。マイクロプログラムフィールドは長いので ALU 機能とジャンプフィールドを1ワードにできる。この機能はプロローグのユニフィケーション、フェイルプロセスに効果がある。(3) マクロコードサイズ少なくし、キャッシュミスを低下させる。

上記のようにマイクロプログラム方式は、A I 言語をサポートするのに適しているが、マイクロプログラムデコードはハードウェアデコードより低速であるため、デコードステージを必要とする。また、IP1704 ではレジスタファイルの読み出し時間がサイクルタイムに近い値であるので、レジスタリードパイプラインステージが必要となった。しかしブランチ命令の際、実行ステージの前に余分なパイプラインステージを設けることでパイプブレーク段数が増し、性能低下につながる。

これを避けるために、リードレジスタ番号に、ハードウェアデコードとマイクロプログラムデコードを併用した。デコードステージとレジスタリードステージのオーバーラップ化を行なった。すなわち、マイクロ命令の1サイクルめだけはリードレジスタ番号をハードウェアデコードしている。従って、マイクロ命令をリードしている間に、レジスタを読み込むことが可能である。マイクロ命令中のレジスタ番号は次のサイクルで使用される。同様のことをイミーディエイト生成においても行なっている。

3.2 キャッシュメモリサポート

データメモリリードとタグメモリリードは同時に行われるので、一般的にディレイドヒットチェックはライト時に2サイクル必要となる。これを図3に示す。しかしパイプライン化により、リードの直後にライトが続かないかぎり、メモリアクセスを1サイクルで行うことができる。




Fig. 1 Architecture of IP1704

図1 IP1704 のアーキテクチャ




図2 IP1704のパイプラインステージ




図3 メモリアクセスタイミング

3.3 フローティングポイント (F L P) 演算

IP1704は、F L Pプロセッサを内蔵していないが、適当なF L Pを外付けし、コプロセッサ空間を通して通信をすることでF L P演算が可能となる。

3.4 乗除算

整数型乗除算器を内蔵している。乗算はブースのアルゴリズムを用い、20ステップ、除算は非回復型アルゴリズムを用い、42ステップで実行可能である。

3.5 メモリインタフェイス

IP1704はいわゆるハーバードアーキテクチャである。メモリアクセスの際にデータと命令の競合が起こらない。しかし、ハーバードアーキテクチャはデータと命令キャッシュの間でコンシスティンシーを取りにくい。A I言語では自己変更コードが許されているので、問題を起こす可能性がある。このために、命令キャッシュとデータキャッシュをフラッシュする命令とアクセスタイプチェック機能をサポートしている。

3.6 命令セット

汎用命令は乗除算以外1サイクル命令とし、A I命令においても簡単な命令に限定し、コンパイラの性能を十分に発揮させよう配慮した。リストではタグチェック命令およびジェネリック算術命令を採用した。ジェネリック演算命令は演算命令とプランチ命令の2つの性格を持っており、タグがfixnumの時、1クロックで演算とプランチを行う。

4. インプリメンテーション

CMOS 1.2 μmを用い、チップサイズは14.5mm×14.5mmとなつた。約168kトランジスタで実現されている。そのうち半数のトランジスタはROMに使われているが、10パーセントしかチップ面積を占有していない。これはマイクロプログラムがVLSI化においても有効であることを示している。

Benchmark	IP1704	IP704
Append (deterministic)	1.5M lips 11 clk/Inf.	667 K lips 15 clk/Inf.
Nrev30 Total 497 Inf.	1.4M lips 5835 clk	534 K lips 9307 clk

(first prototype)
表1 プロローグの性能

Gabriel Benchmark			
Benchmark	IP1704 non.	IP1704 opt.	IP704
tak	75	61/0.81	114/1.52
destructive	201	146/0.73	304/1.51
derivative	320	281/0.88	520/1.62
average ratio	1	0.81	1.55(1.91)

times in msec/ratio
表2 リストの性能

5. ベンチマーク

ベンチマークテストはハードウェアシミュレータを用いて行った。キャッシュヒット率100パーセント、クロックスピード60ns(16.7MHz)と仮定した。

表1および表2にA Iプログラムの結果を示す。コンパイル時に最適化をしない場合には、MIPS-X(50ns)の1.3倍の性能を示し、最適化を行った場合には1.6倍の性能を示した。

C言語(Dhrystone)については、ライブラリ関数(strcpy, strcmp)についてのみ最適化を行った。

14700dhrystoneを示し、SUN4に匹敵する性能を示している。

6. まとめ

我々はIP1704をVLSIとして開発し、ベンチマークテストにより優れた性能を示すことを確認した。また、このアーキテクチャで採用したROMデコードとハードウェアデコードの併用、ディレイドキャッシュライトはA I言語をサポートする上で効果があることを確認した。

参考文献

- [1] 斎藤、相川、前田、星野、「A Iワークステーションの開発思想」、『昭和62年度人工知能学会全国大会(第1回)論文集』論文番号5-1-3 pp. 237-248, 1987年1月