

5S-2

一線入力論理3段NANDゲート
回路の一設計法

後藤 公雄

神奈川工科大学

1. はじめに

一線入力論理3段NANDゲート回路の設計法については、Gimpel^[1] や室賀^[2] によって研究が行われている。しかし一般にアルゴリズムが複雑であったり、発見的・試行錯誤的であったりする。ここではカルノマップ上のセルを処理する計算機向きの手法を提案する。

2. 定義、定理とアルゴリズム

関連する定義、定理とアルゴリズムをつぎに述べる。

2.1 定義と定理

〔定義1〕 構成リテラルがすべて肯定形の最小項を最大最小項と呼ぶ。

〔定義2〕 最大最小項セルを含む隣接する2ⁱ個のセルグループを許容ループと呼ぶ。

〔定義3〕 1セルのみのセルグループを生成するために、許容ループaを別の許容ループbで禁止するとき、aを被禁止用許容ループ、bを禁止用許容ループと呼ぶ。

〔定義4〕 被禁止用許容ループをいくつかの禁止用許容ループで禁止して得られた1セルのグループが、同様にして得られた他のどの1セルグループにも含まれなければ、この1セルグループを主許容項と呼ぶ。

〔定義5〕 ある1セルがある主許容項のみにしか含まれないとき、この主許容項を必須許容項と呼ぶ。

〔定理1〕 同じ許容ループが2回以上被禁止用許容ループとして選ばれることはない。

〔定理2〕 1セルのみを含む許容ループは禁止用許容ループにはなり得ない（全セルの許容ループも同様）。

〔定理3〕 1セルのみを含む許容ループの中で最大のものは主許容項であり、被禁止用ループとはならない。

〔定義6〕 全セルより成る許容ループをu許容ループと呼ぶ。

〔定理4〕 0セル全部がu許容ループの0セル全部と一致するリテラル1個の許容ループ x_i が存在すれば、 \overline{x}_i は必須許容項である。

〔定義7〕 許容ループを行線とし、0セル列線と1セル列線上の該当箇所にそれぞれ×印と○印を記入したも

のを許容ループ行列と呼ぶ。

2.2 アルゴリズム

〔ステップ1〕 与えられた関数より許容ループ行列を生成する。

〔ステップ2〕 許容ループ行列の中で1セルしか持たない行線を探し、これを主許容項として記憶し、定理2、3により許容ループ行線から除去する。

〔ステップ3〕 0セル全部がu許容ループのそれと一致するリテラル1個の許容ループでu許容ループを禁止すると、定理4よりこれは必須許容項となる。このとき定理1よりu許容ループを被禁止用許容ループから除去する。

〔ステップ4〕 許容ループ行列の行線上で0セル列線を調べ、×印が1個しか列線上に存在しない場合、その×印の存在する行線を被禁止用許容ループから除去する。

〔ステップ5〕 残された被禁止用許容ループのみの行列から必須許容項に含まれる1セルに相当する列線を除去し縮約行列を作成する。

〔ステップ6〕 得られた被禁止用許容ループの縮約行列の行線により、1セルをカバーする最小被覆を作る。

〔ステップ7〕 ステップ6で求まった最小被覆の各要素（行線）ごとに、それらの行線のもつ0セル全部をカバーする行線の最小被覆を求める。用いる行列は禁止用許容ループ行列とし、この行列から自分自身の行線は除くものとする。

〔ステップ8〕 ステップ6と7によって得られる被禁止用および禁止用許容ループの組によって主許容項を求め、その1セル要素を記憶する。

〔ステップ9〕 これまでに得られた必須許容項と許容項による最小被覆を求める。

2.3 事例

2.2 のアルゴリズムにしたがって

$$f = \Sigma (0, 1, 4, 5, 6, 8, 9, 10, 12, 13, 15) \quad (1)$$

で与えられる関数の一線入力3段論理NANDゲート回路を求める。ステップ1によりこの関数fの許容ループ

行列は図1のようになる。ステップ2で行線mにより主許容項 $x_1 \ x_2 \ x_4$ が求まる。ステップ3として行線d(許容ループ x_3)の0セルは行線a(=許容ループ)の0セル全部と一致するので、被禁止用許容ループaを禁止用許容ループdで禁止して必須許容項 $a - d$ が求まる。この必須許容項は \bar{x}_3 となる。ステップ4で行線dが被禁止用許容ループから除去される。ステップ5でこれらの主許容項 $x_1 \ x_2 \ x_4$ と必須許容項は \bar{x}_3 に含まれる1セルを除去してセル番号6と10のみが残る。ステップ6でこれらの1セルを含む最小被覆をペトリック関数を用いて求めると、

$$\begin{aligned} [6] \cdot [10] &= (c + i)(b + g) \\ &= c b + c g + b i + g i. \quad (2) \end{aligned}$$

この式で積項cbを最小被覆として採用する。ステップ7として積項cbのリテラルcとbを被禁止用許容ループとし、それぞれを禁止する許容ループを探す。そのためcとbの行線の持つ0セルをそれぞれカバーする行線の最小被覆をステップ7で求めると、cについては

$$\begin{aligned} [7] \cdot [14] &= (e + i + j + k + o)(b + f \\ &\quad + g + i + l) = i + e b + \dots, \quad (3) \end{aligned}$$

bについては

$$\begin{aligned} [11] \cdot [14] &= (e + g + h + k + n)(c + f \\ &\quad + g + i + l) = g + e c + \dots \quad (4) \end{aligned}$$

が得られる。したがってステップ8としてcとbをそれぞれ式(3)と(4)の結果で禁止して、

$$\begin{aligned} c - i &= (6) - (6) = \phi \\ c - e b &= (6) - (10) = (6) \quad (5) \\ b - g &= (10) - (10) = \phi \\ b - e c &= (10) - (6) = (10) \quad (6) \end{aligned}$$

を得る。これより主許容項として $c - e b$ ($x_2 \ \bar{x}_4 \ \bar{x}_1$) および $b - e c$ ($x_1 \ \bar{x}_4 \ \bar{x}_2$) が求まる。ステップ9として、これまでに得られた必須許容項と主許容項4個による最小被覆を示すと図2のようになる。これよりすべ

	2	3	7	11	14	0	1	4	5	6	8	9	10	12	13	15
a	-	X	X	X	X	O	O	O	O	O	O	O	O	O	O	O
b	X	-	X	X	X	-	-	-	-	-	-	-	-	-	-	-
c	X	-	X	X	X	O	O	O	O	O	O	O	O	O	O	O
d	X	-	X	X	X	O	O	O	O	O	O	O	O	O	O	O
e	X	-	X	X	X	O	O	O	O	O	O	O	O	O	O	O
f	X	X	-	X	X	-	-	-	-	-	-	-	-	-	-	-
g	X	X	-	X	X	-	-	-	-	-	-	-	-	-	-	-
h	X	X	-	X	X	-	-	-	-	-	-	-	-	-	-	-
i	X	X	-	X	X	-	-	-	-	-	-	-	-	-	-	-
j	X	X	-	X	X	-	-	-	-	-	-	-	-	-	-	-
k	X	X	-	X	X	-	-	-	-	-	-	-	-	-	-	-
l	X	X	X	-	X	-	-	-	-	-	-	-	-	-	-	-
m	X	X	X	-	X	-	-	-	-	-	-	-	-	-	-	-
n	X	X	X	-	X	-	-	-	-	-	-	-	-	-	-	-
o	X	X	X	-	X	-	-	-	-	-	-	-	-	-	-	-
p	X	X	X	-	X	-	-	-	-	-	-	-	-	-	-	-

図1 許容ループ行列

ての項が採用でき、図3の回路が求まる。

3. 結果の検討

このアルゴリズムはカルノー図上のセルを処理する技法であって記号処理言語としてのLISPの使用に適している。本論文の手法では、許容ループ行列を用いて一方の行線の0セルで他方の行線のそれを抹消するようにしている。被禁止用および禁止用許容ループの選択にあたっては、それらの必要最小限のものを選ぶようにし、最小数の必須許容項または主許容項が生成できるようにしている。ここでは1セルのみよりなる許容ループは等価的に必須許容項とし、先に生成された必須許容項の含む1セルを消去する手法を探った。必須許容項以外の1セルの消去については注意を要する。また、式(3), (4)の積項の採用法については帰還設計法をも考える必要がある。

4. むすび

現在、LISP言語によりプログラム作成中であるが、回路の複雑指数をも考えたアルゴリズムの検討が必要である。

5. 参考文献

- [1] J. F. Gimpel : The Minimization of TANT Networks, IEEE TRANS., Electron. Comput., Vol. EC-16, pp. 18-38, Feb. 1967.
- [2] S. Muroga: Logic Design and Switching Theory, John Wiley and Sons, 1979.




図2 最小化




図3 最終回路