

論理回路図簡略記法に関する考察

5S-1

内田昭博，鶴身栄一，三善正之  
(株) 日立製作所

1. はじめに

従来のゲートレベル論理回路図はAND，ORゲートなどの論理シンボルを用いて記述していた。このため、設計規模の拡大に伴い論理回路図枚数も増加し、論理設計、論理検証などの設計効率低下の原因になっていた。そこで、論理回路図の読み易さを損なうことなく、設計情報を簡略表現できる図面密度向上手法を考案した。

以下では、ゲートレベル論理回路図の上位階層図面に位置付ける機能レベル論理図記法について述べる。

2. 図面密度向上方針

論理回路図は論理装置の論理設計時に作成され、その利用範囲は論理検証から論理装置の保守までと、広範囲にわたる。従って論理回路図を改善するに当り、図面密度の向上のみに着目するだけではなく、利用範囲への影響についても考慮が必要である。そこで、現状のゲートレベル論理回路図をベースとして図面密度を上げることにより、従来表現を拡張する方針とした。具体的には論理回路図の構成要素である論理シンボルと信号線の表現方法について改善し、図面密度の向上を図った。

3. 図面密度向上の内容

論理回路図の主な構成要素は、論理シンボルと論理シンボル間の接続関係を示す信号線からなる。この2項目について図面密度向上策を実施した内容を表3.1に示す。

表3.1 図面密度向上の内容

N0	項目	内容	参照
1	論理シンボル	ゲートレベル論理をブール式/真理値表に置き換える	図3.1
		ゲートレベル論理を構造的マクロモジュールに置き換える	図3.2
2	信号線	複数本の信号線を1本にまとめ、複集約本を示す	図3.3

(1) ブール式/真理値表による論理表現

ゲートレベル論理における信号名の代わりに、信号名に対応した論理シンボルの入出力パラメタを定義し、当パラメタをブール式/真理値表の要素として使用する。これにより、ゲートレベル論理を簡略した論理表現に置き換えることが可能になる。ブール式/真理値表による論理表現を図3.1に示す。当手法により、ゲートレベル論理を意識しつつ、論理を記述できるようになった。




図3.1 ブール式/真理値表による論理表現

Some notations of function logic diagram

Akihiro Uchida, Eiichi Tsurumi, Masayuki Miyoshi

HITACHI, Ltd.

(2) 構造的マクロモジュールによる論理表現

定形的な論理は論理構造をブラックボックス化することにより、1つの論理シンボルで簡略表示する。図3.2に構造的マクロモジュールによる論理表現を示す。なお、複数の論理シンボルを1つの論理シンボルで多重表現することもできる。

(3) 信号線の集約表示

複数の信号線を1本にまとめ、束線として表現する。これに伴い、信号名とパラメタを配列形式で多重表現し、束線として認識できるようにした。

また、束線を使用してネットを構成する場合、束線中の一部の線を区別して結線することも必要である。このため、多重表現である信号名とパラメタの対応付けを信号名中の配列要素で表わした。信号名、パラメタ、及び信号名の配列要素の関係を図3.3に示す。




図3.2 構造的マクロモジュールによる論理表現




図3.3 信号線の集約表示

以上に述べた論理回路図の具体例を図3.4に示す。




図3.4 論理回路図例

4. むすび

論理図の図面密度向上の考え方について述べた。適用した結果、図面密度は3~4倍に向上した。