

4S-6

# VLSIアーキテクチャ評価用 シミュレータの一方式

天野 亘孝<sup>1</sup> 本村 哲朗<sup>1</sup> 松尾 浩次<sup>2</sup><sup>1</sup> (株) 日立製作所システム開発研究所<sup>2</sup> 日立マイクロコンピュータエンジニアリング (株)

## 1. 緒言

近年、VLSIが大規模化、複雑化するに従って、設計初期段階での検証、評価が重要度を増してきた。従来から、機能設計レベルの設計検証用シミュレータ<sup>1</sup>はサポートされてきたが、設計初期段階のアーキテクチャ評価用シミュレータ<sup>2</sup>のサポートは不十分であった。アーキテクチャ評価用シミュレータでは、設計代替案を速やかに検証し、評価できることが重要な課題である。

本稿では、タイミング制御部と論理ユニット動作実行部を明確に分離して記述することによって上記課題の解決を図ったVLSIアーキテクチャ評価用シミュレータの方式について述べる。

## 2. 基本的な考え方

本シミュレータでは以下の点を考慮した。

### (1) アーキテクチャ設計変更の容易性

アーキテクチャレベルの設計で頻発するタイミング変更に対応可能とするため、タイミング制御部と論理ユニット動作実行部の記述を分離可能にした。タイミング制御部やステートマシン制御部は専用の簡易言語で記述し、論理ユニット動作実行部は汎用プログラミング言語であるC言語を用いて記述する方式を採用した。

### (2) デバッグの容易性

モデルのデバッグは多大の時間を要するので、デバッグ効率向上のためのツールが必要不可欠である。そこで、実行制御コマンド、状態制御コマンド、出力制御コマンドなどを適宜受付け、結果を返す対話型処理をサポートした。

### (3) 移植容易性

異種計算機間で使用可能とするため、論理ユニット動作実行部の記述言語およびシミュレータ開発言語にC言語を採用した。

## 3. システム構成

本シミュレータのシステム構成を図1に示す。

### (1) シミュレータ生成処理部

#### (a) プレコンパイル

簡易言語で記述されたタイミング制御部、ステートマシン制御部などを読み込み、C言語ソースのシミュレーション実行制御部を生成する。

#### (b) コンパイル&リンク

##### (i) 上記シミュレーション実行制御部。

##### (ii) ユーザが記述した論理ユニット動作実行部。

(iii) 論理ユニット動作実行部記述時の共通処理モジュールや対話型処理のためのコマンド解析、実行モジュールなどを内容とするシステム提供関数モジュール。

以上の3つのCソースモジュール群をコンパイルし、リンクを取ることによって、アーキテクチャ評価用シミュレータを生成する。

### (2) 対話型処理部

マイクロプログラム記述用言語と上位互換性をもつ言語で記述された機械命令列を入力してシミュレーションを実行する。ユーザは各種のコマンドを使用して対話的にシミュレーションを実行させ、所望の評価データを入手することができる。

## 4. 簡易言語とシミュレーション実行制御部の概要

タイミング制御部、ステートマシン制御部などを記述するための簡易言語の概要を図2に、この言語から生成されるシミュレーション実行制御部の概要を図3に示す。(図2の①~④と図3の①~④が対応する。)

### (1) ph部: 1マシンサイクル内のフェーズ数を指定。

(2) call部: 各ステートで呼び出すタイミング制御モジュールを指定。

(3) state-machine部: ステートマシンの遷移と遷移条件を指定。

### (4) micro部: マイクロ命令実行タイミングを指定。

図2の例では、s\_p aというマイクロステートメントの実行フェーズは3で、論理ユニット動作実行部モジュールはe\_uであり、e\_u(para, db, . . . " s\_p a" ) という形式で呼び出される。論理

ユニット動作実行部モジュール e\_u 内ではマイクロステートメント s\_p a を実行するモジュールを呼び出す。

本シミュレータのシミュレーション方式はノーモニク命令伝搬によるイベント駆動方式である。

5. 評価結果

本シミュレータの評価のため、AI言語高速処理用VLSIコ・プロセッサAI32<sup>3</sup>のメモリ管理ユニットを取り上げ、そのアーキテクチャを記述実験した。

(1) タイミングの変更の容易性については、修正箇所がmicro部などに限定されるため、本方式の有効性を確認することができた。しかし、タイミングの追加、削除の容易性については論理ユニット動作実行部モジュールを一部修正する必要がある。この解決は今後の課題として残されている。

(2) 本記述実験のシミュレーション処理性能は約0.1sec/サイクルon2050であった。数万サイクル程度のベンチマークによるアーキテクチャ評価でも十分実用範囲内にあると考えている。

参考文献

- 1) M.Miyoshi et al.: An Extensive Logic Simulation Method of Very Large Scale Computer, 23th DA conf. 1986.
- 2) J.F.Nixon et al.: A Microarchitecture Description Language for Retargeting Firmware Tools, Proc. 19th Annu. Workshop on Microprogramming. 1986.
- 3) S.Kawasaki et al.: A User-Adaptable VLSI Engine for Artificial Intelligence, IFIP 86. 1986.




図1 システム構成




図2 簡易言語による記述例




図3 生成されたシミュレーション実行制御部