WEKO3
アイテム
高速論理LSI用遅延テスト生成方法
https://ipsj.ixsq.nii.ac.jp/records/116741
https://ipsj.ixsq.nii.ac.jp/records/1167417735140b-c474-4a32-b0fa-8b2357df2156
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00003117898.pdf (172.1 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1989-03-15 | |||||
| タイトル | ||||||
| タイトル | 高速論理LSI用遅延テスト生成方法 | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | Delay Test Generation for High-Speed Logic LSIs | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| (株)日立製作所日立研究所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所日立研究所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所日立研究所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所 | ||||||
| 著者所属 | ||||||
| (株)日立製作所 | ||||||
| 著者所属 | ||||||
| 日立エンジニアリング(株) | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Hitachi Research Laboratory, Hitachi, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Hitachi Research Laboratory, Hitachi, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Hitachi Research Laboratory, Hitachi, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Hitachi, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Hitachi, Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| Hitachi Engineering Co., Ltd. | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 高速に動作するLSIでは,信号伝播遅延の不良(遅延故障)が原因で誤った回路動作を行うことがあるため,遅延故障を検査する遅延テストが不可欠である。半導体技術の進歩に伴い,回路の大規模化・高集積化が促進され,論理的に連続するフリップフロップが同一クロックで動作する同相転送と呼ぶ回路構造が頻繁に用いられるようになった。遅延テスト方法に関しては,従来いくつかのものが報告されているが,ほとんどのものは組合せ回路を対象にしたものであり,スキャン構造をもつ論理LSIを対象にしたものでも同相転送によるテスト生成可否の判定を行っていなかった。本報告では,同相転送をサポートする遅延テスト生成方法の提案とその方法の論理回路に対する実験結果について述べる。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第38回, 号 ハードウェア, p. 1321-1322, 発行日 1989-03-15 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
