同期操作に対する投機的メモリ・アクセス機構 specMEMの改良

松 尾 治 幸^{†,} 大 野 和 彦[†] 中 島 浩[†]

共有メモリ型並列計算機における同期処理オーバヘッドを削減する手法として,我々は同期操作に 後続するメモリアクセスを同期成立確認以前に実行する機構 specMEM を提案してきた.この機構の 特徴は,投機失敗の検出やそれに伴う計算状態の復元を,機能メモリを用いたコヒーレント・キャッ シュの簡単な拡張により実現することにある.これまでの評価では,負荷の変動によって同期区間が 伸縮するようなプログラムに対して specMEM が有効であることが確かめられている.しかし同時 に,投機によりキャッシュ・ミスペナルティが増加し,プログラムによっては性能が低下してしまう ことも明らかになっている.そこで本報告では specMEM の改良方式として,投機的更新を示す新た な状態の追加と,通常のメモリで構成される2次キャッシュの導入を提案する.SPLASH-2ベンチ マークを用いた評価を行った結果,Radix Sort での性能劣化を 8.6%から 0.7%まで削減できること や,LU 分解の性能向上率が14%から16%に増加することが明らかになった.

Improvement of the Speculative Memory Access Mechanism: specMEM

HARUYUKI MATSUO,^{†,} KAZUHIKO OHNO[†] and HIROSHI NAKASHIMA[†]

In order to reduce the overhead of synchronizing operations of shared memory multiprocessors, we have proposed a mechanism named specMEM to excute memory accesses following a synchronizing operation speculatively before the completion of the synchronization is confirmed. A unique feature of our mechanism is that the detection of speculation failure and the restoration of computational state on the failure are implemented by a small extension of coherent cache with a simple functional memory. We showed that specMEM is effective to programs in which computational loads flactuate. We also observed, however, that the speculation increases cache miss penalty not only limiting the efficiency of the specMEM but also degrading the performance of programs with load concentration. In this paper, we propose two techniques to reduce the cache miss penalty; adding one more cache state for speculation; and attaching a secondary cache using non-functional ordinary memory. The evaluation result with SPLASH-2 shows that the performance degradation of Radix Sort is reduced from 8% to 0.7%. It is also shown that the speed-up of LU decomposition is improved from 14% to 16%.

1. はじめに

共有メモリ型並列計算機におけるプロセッサ間通信 は,共有メモリへのアクセスと同期操作の組合せに よって実現される.すなわち異なるプロセッサによる 共有変数のアクセスと,プログラムが要求する依存関 係を充足するようにアクセスを順序付ける同期操作に よって,通信が実現される.したがってある同期操作 を開始すると、その同期が成立したことが確認される まで、共有変数へのアクセスを行うことはできない. しかし依存関係が満たされているなら、同期成立以前 に共有メモリへのアクセスを開始しても問題はなく、 より高速にプログラムが実行できる.ただし処理の正 当性を保証するためには同期操作が必要であり、また 同期操作によるアクセス禁止の対象や期間を必要最小 限にとどめることは困難であるため、不必要なオーバ ヘッドが生じてしまう.

そこで我々はこのオーバヘッドを削減する方法として、同期操作後のメモリ・アクセスをデータ依存制約が満たされていると仮定して投機的に実行する機構 specMEMを提案している^{15),16)}.specMEMはコ

[†] 豊橋技術科学大学

Toyohashi University of Technology

現在,株式会社富士通プライムソフトテクノロジ

Presently with Fujitsu Prime Software Technologies Ltd.

ヒーレント・キャッシュに簡単な拡張を施すことによ り実現でき,機能メモリを用いることによって投機の 開始,成功,失敗に伴う操作を定数時間で実行できる という特徴を持っている.

これまでの評価の結果, specMEM は負荷の変動に よって同期区間が伸縮するようなプログラムに対して 有効であることが分かっている.しかし同時に,投機 によってキャッシュミス・ペナルティが増加し,プロ グラムによっては性能を悪化させることも判明してい る.また大容量の機能メモリを実装することが困難で あることから,2次キャッシュに対して specMEM を 適用しにくいという問題もあった.

そこで本論文では,キャッシュミス・ペナルティを 削減するために,投機的に更新されたラインに対して 新たな状態を割り当てる方式を提案し^{9),12)},その効果 を評価する.またこの新方式をベースとして,通常の メモリで2次キャッシュを構成する方式と,その性能 についても議論する.

以下,2章で specMEM の概要を述べた後,3章で上 記の2つの改良方式を詳細に示し,4章で SPLASH-2 に含まれるいくつかのベンチマークによる評価結果と それに対する考察を述べる.

2. specMEMの概要

2.1 投機による高速化

共有メモリ型並列計算機における同期操作では,いっ たん操作が開始されると同期が成立するまで同期に関 連する共有変数へのアクセスを行うことはできない. また実装の簡便さを保つために,多くの場合はより広 い範囲の操作,たとえばあらゆるメモリ・アクセスが 同期成立まで禁止される.

この同期操作は一般に通常のメモリ・アクセスより も時間を要するため,同期操作の遅延隠蔽や削減は共 有メモリのアーキテクチャとプログラミングの双方に とって重要な技術的課題である.このための自然なア プローチとして考えられるのは,同期操作の実行頻度 を削減するために通信の粒度を大きくすることである. この方法は,分散メモリマシンにおけるメッセージの 集合化などの技術と共通する発想に基づいており,同 様の効果をもたらすように見える.

しかし通信の粗粒度化は,細粒度通信という共有メ モリの特質とは整合しないため,有効な方法である とは限らない.すなわち同期成立確認までの操作禁 止によって,不必要なオーバヘッドが生じることがし ばしばある.たとえば図1はバリア同期を用いたプ ロセッサ P1 と P2 の間の通信を示したものである



Fig. 1 Satisfying data dependency constraint by barrier synchronization.

が, X_1 のフロー依存制約(図中の実線矢印)は P_2 よりも P_1 が最初のバリアに先に到達しているので ($B_1^a(1) < B_2^a(1)$)で,明らかに充足されている.したがって P_2 がバリア同期成立を確認するために要する時間 $B_2^d(1) - B_2^a(1)$ は,無駄なアイドル時間であるといえる(図中の暗い影付の部分).また X_2 のフロー依存制約は, P_1 がバリアへ到達した時点 $B_1^a(1)$ では満たされていないが,同期成立確認時点 $B_1^d(1)$ よりも以前に満たされているので,やはり無駄なアイドル時間が生じている.さらに同様の現象は, X_1 と X_2 の逆依存制約を満たすための2番目のバリア同期についても見ることができる.

このような無駄なアイドル時間は,フロー依存や逆 依存などのデータ依存制約を,同期という一種の制御 依存制約に置き換えて充足しようとするために生じ たものであると考えることができる.そこで我々は, 制御依存による遅延を除去する方法として一般的に 用いられている投機的実行^{11),19)}を応用することによ り,無駄なアイドル時間を除去あるいは削減する機構 specMEMを提案している.

specMEMでは,同期操作を実行してもプロセッサ は停止せず,その完了が確認されるまでの間は投機 モードに移行して処理を続行する.したがって,共有 変数へのアクセスを含むすべてのメモリ・アクセスは, 同期操作により充足されるべきデータ依存制約がす でに満たされているものと仮定して,投機的に実行さ れる.

たとえば図2に示す例では,共有変数 X_i (i = 1, 2) のフロー依存制約を充足するためのバリア同期にプロ セッサ P_1 が到達すると($B_1^a(1)$), P_1 は投機モード に移行して処理を続行する(図中の明るい影付部分). その結果,同期成立確認が $B_1^d(1)$ でなされる以前に P_1 は X_2 を読み出す.しかし X_2 の書き込み/読み 出しのタイミングが図に示すようにフロー依存制約を 満たす場合,この読み出しによって得られる値は正し



Fig. 2 Speculation of shared memory accesses.

く,投機は成功する.また $B_2^a(1) \ge B_2^d(1)$ の間に行われる P_2 による X_1 の読み出しについても同じように投機は成功し,この結果どちらのプロセッサについてもアイドル時間が完全に除去される.

また同様に, $X_1 \ge X_2$ の逆依存制約を充足するた めのバリア同期に $P_1 \ge P_2$ が $B_1^a(2) \ge B_2^a(2)$ で到 達後,これらへの書き込みが $B_1^d(2) \ge B_2^d(2)$ での完 了確認以前に投機的に行われる.この場合も読み出し/ 書き込みの順序が逆依存制約を満たしているので,や はり投機は成功する.

この例に示すように,投機的アクセスは同期成立確 認に要する時間を削減するものであるので,バリア到 達時刻にずれが生じる場合,特に負荷変動などによっ て到達順序が変化する場合に有効である.また負荷が 均衡している場合も,多数のプロセッサがバリアに参 加することにより確認のための遅延が大きくなれば, 遅延隠蔽の効果が顕著に現れる.

2.2 投機の失敗

前節の例では充足すべきデータ依存制約が,投機的 に行われたすべてのアクセスについて満たされたため, プログラムの意味を保存しつつオーバヘッドを除去す ることができた.しかし投機である以上,依存制約を 満たさないアクセスが行われる可能性は常にあり,そ の場合にもプログラムの意味が保存されるような措置 が必要である.

たとえば図3に示す例では, P_1 による X_2 の投機 的読み出しが P_2 による X_2 への書き込みに先行し, その結果不正な値を読み出してしまっている.またこ の不正な値は Y_1 に格納されるので, Y_1 を参照する 操作があれば不正値が次々に伝搬する.このような場 合,まず不正な投機的読み出しを行ってしまったこと を検知し,続いて不正値によって生じたあらゆる計算 状態変化を無効化し,正しい値による計算を再度行う 必要がある.

specMEM ではこの投機失敗の検知と無効化をライ トバック型のコヒーレント・キャッシュを拡張して実現 している.まず,投機モードでアクセスされたキャッ



シュ・ラインすべてに,潜在的に危険であることを示 すマークが付けられる.上記の例では, X_2 の読み出 し前の状態がS(Shared)であるとすると,投機的読 み出しの結果 US(Unsafe Shared)という特別な状 態に遷移する.また Y_1 の状態も,M(Modified)に 対応する状態 UMとなる.このUが付された状態に あるラインに対する他のプロセッサからの書き込み通 知を受け取ると,不正値を読み出していた可能性があ ることが判明する.すなわち上記の例では, P_2 によ る X_2 への書き込み通知によって, P_1 のキャッシュが 不正読み出しを検知する.

次に行う計算状態変化の無効化(ロールバック)は, キャッシュのライトバック機構を利用して行う.すな わち,ラインの状態が M から UM または US に変 化する際に,ラインの値をメモリに書き戻すことによ り,投機開始時点の値がメモリに保存されるようにす る.投機失敗が検知されると U が付されたラインは すべて無効化され,以後の操作では保存された真値が 参照されるようにする.

この結果,メモリに関する計算状態変化はすべて無 効化されるので,他の計算状態をシャドーレジスタ¹⁷⁾ などの機構を用いて投機開始時点で保存しておけば, その復元によりロールバックを行うことができる.ロー ルバック後の実行再開は,複数のプロセッサが互いを 投機的にロールバックさせてデッドロックに陥ること を防止するために,図3に示すように同期成立が確認 されるまで抑止される.

この計算の無効化と再実行を,動的命令スケジュー リングを行うプロセッサに用いられるロード/ストア・ バッファに類似した機構を用いて実現することは可能 である^{3),4),18),20)}.すなわち,潜在的に不正なロード命 令のアドレスを連想バッファに記憶して他のプロセッ サからの更新通知と比較し,かつ計算状態を保存する ためにストア命令のアドレスとデータ(あるいはその アドレスの旧値)を別の連想バッファに記憶すればよ い.しかしこの方法では連想バッファに要するハード ウェア・コストの制約から,バッファ容量が必然的に 小さい値となり,同期成立確認までの大きな遅延を隠 蔽するには不十分であることが予想される.また投機 が成功したことが確認されたとき(あるいは失敗が検 出されたとき),ストア・バッファに記憶しておいた すべての書き込み操作をバースト的に実行する必要が あり,投機成功に関する手間が投機的書き込みの数に 比例することとなる.

一方 specMEM ではキャッシュ容量分だけ投機的ア クセスを許容できるので,遅延を隠蔽するには十分で ある.また specMEM にはキャッシュラインを一括遷 移する機能が必要になるが,後述のマスク付の一括リ セットができるような簡単な機能メモリを用いること によって,投機失敗時の一括無効化を定数時間で実現 できる.さらにこの機能により投機の成功時,すなわ ち同期成立が確認された時点で,U が付されたライ ンをすべて普通の状態に戻す操作も定数時間で実現で きる.

2.3 共有変数の投機的書き込み

図 3 の例では, P₁ でのロールバックの後, X₂ の 値が再び読み出される.一方 P₂ では最初のバリアに 関する投機は成功し,続いて 2 番目のバリアに関する 投機的アクセス, すなわち X₂ への書き込みを行う. この書き込みは図に示すように P₁ による X₁ の読み 出しに先行してしまっているので,逆依存制約を満た していない.

この不正な書き込みを行ってしまったことは,無効 化型のプロトコルを用いれば,前節と同様に UM 状態 のラインへの他プロセッサからの読み出し要求によっ て検知できる.したがって前節と同様にロールバック することもできるが,UM 状態のラインについては 書き込み前の値がメモリに保存されていることを利用 して,正しい値を参照元プロセッサに返すことができ る.すなわち図の例では, P_2 のキャッシュにある書き 込み後の値 A_2^2 ではなく, $B_2^0(2)$ の時点での値である A_2^1 をメモリから P_1 へ返すことが可能である.

しかしこの値は、2番目のバリア同期成立確認まで に読み出される限りは正しいが、それ以降は逆に不正 に古い値となってしまう.すなわち(図には示されて いない)3番目のバリア以降では、 X_2 の値は A_2^2 でな ければならない.しかし P_2 は X_2 への書き込みの時 点で書き込み通知を送ってしまっているので、 P_1 は キャッシュした値 A_2^1 を無効化(あるいは更新)する 機会を失っている.

そこで,他のプロセッサのキャッシュに UM 状態の ラインが存在するためにメモリから値を得たラインに



ついては, **XP**(eXPiring)という特別な状態を割り 当て,次のバリア同期に到達した際に(図では $B_1^a(2)$) 一括して無効化する.この結果, P_1 が X_2 を改めて読 み出す際にはキャッシュミスとなり, P_2 のキャッシュ から正しい値である A_2^2 を得ることができる.なおこ の一括無効化は,前述の投機成功/失敗時の一括状態 変更と同様に,簡単な機能メモリを用いて定数時間で 行うことができる.

また図の例では, P₂ が X₂ に書き込む時点で P₁ は X₂ をキャッシュしていないが,投機的書き込み の対象が他のキャッシュに存在することもある.その 場合には,書き込み通知に投機的であることを示す情 報を付加し,他のキャッシュに存在するコピーの状態 を直接 XP に遷移させる.これにより,投機的書き込 みによる無駄な無効化に伴うキャッシュ・ミスを防止 できる.

2.4 キャッシュの状態遷移

前節で述べたように, specMEM はライトバック型 のコヒーレント・キャッシュを拡張する形で実装され る.すなわちキャッシュのベースとなる状態を M,S, および I(Invalid)としたとき,投機的アクセスに関 する特別な状態 UM, US, XP が加えられ,以下の ような状態遷移が行われる(図4).

(1) 通常の状態 {M,S,I} にあるラインに対して投機モードでの読み出し(r(s))を行うと,投機的読み出しを記憶するためにラインは US へ遷移する.また元の状態が M であれば,ライトバックにより投機失敗に備えてラインの状態をメモリに保存する.

ロールバックの際に無効化されている. write-invalidateの場合.write-updateであれば不正な更新 が防止される. 同様に投機モードでの書き込み(w(s))では UM に遷移し,旧状態が M であればライト バックを行う.またこの投機書き込みを通知さ れた他のキャッシュでは(W(s)),保持してい る値がいずれ無効になることを示す状態 XP に 遷移する.その際,旧状態が M であればやは リライトバックを行う.この XP への遷移は, キャッシュミスにより UM 状態のラインを得よ うとした場合にも生じ(r(n,s)),その際には メモリに保存された投機開始前の値が返される.

- (2) 同期の成立確認によって投機が成功すると(σ^e), USのラインはすべてSに,またUMのラインはすべてMに遷移する.この結果投機的状態は解消し,次の投機開始までは通常の状態遷移を行う.
- (3) 一方, US または UM のラインに対する他プロ セッサの書き込み,これらのラインのリプレー ス,あるいは XP のラインへの自プロセッサ からの投機的アクセスが生じると,プロセッサ は投機開始時点までロールバックする(RB).
 同時にすべての US と UM のラインは I に遷 移し,メモリに保存した値を参照できるように する.
- (4) 次の同期点に達すると(σ^b), XP のラインの 値はすでに古いものとなっている可能性がある ため,すべての XP のラインが I に遷移し最新 の値を参照できるようにする.
 - 2.5 機能メモリによる実現

以上述べた状態遷移のうち, σ^b , σ^e , RB により引 き起こされるものは, 複数のキャッシュラインに対し て行われる.この一括状態遷移は,以下の機能を備え た簡単な機能メモリを用いることにより実現できる.

- (1) すべてのワードについて,あるビット b_r を 0
 にする機能: reset(b_r)
- (2) すべてのワードについて,あるビット b_m が 1 であれば別のビット b_r を0にする機能: $masked_reset(b_m, b_r)$

すなわちこれらの機能を用い,表1に示すように状態 をエンコードすることにより,以下の操作によって一 括状態遷移を行うことができる.

 σ^b : reset(b₂);

- σ^e : reset(b₂);
- RB: masked_reset(b_2, b_1); masked_reset(b_2, b_0); reset(b_2);

このような機能を実現するためにメモリセルに必要

表 1 状態のエンコード Table 1 Encoding of cache states.

state	$b_2b_1b_0$	σ^b		σ^e		RB	
Ι	000	Ι	(000)	Ι	(000)	Ι	(000)
\mathbf{S}	001	\mathbf{S}	(001)	\mathbf{S}	(001)	\mathbf{S}	(001)
\mathbf{M}	010	\mathbf{M}	(010)	\mathbf{M}	(010)	\mathbf{M}	(010)
XP	100	Ι	(000)	Ι	(000)	Ι	(000)
\mathbf{US}	101			\mathbf{S}	(001)	Ι	(000)
$\mathbf{U}\mathbf{M}$	110			\mathbf{M}	(010)	Ι	(000)

なトランジスタ数はワードあたり1ビット分の追加で すみ^{15),16)}, ハードウェアの実装コストは許容範囲で あるといえる.またリセット操作に要する時間を通常 アクセスよりも長くしても性能に大きなダメージは与 えないため,許容される電力消費量に見合った設計も 可能である.

3. 投機的実行の改良

3.1 投機的実行の問題点

前章で述べた基本的な実装方式では,ロールバック が生じたときに投機状態を示すビットがオンであるラ インをすべて無効化しなければならない.そのため ロールバック後の再実行時のミス率が大きな値となる が,3.2節で説明するように実際には投機的読み出し だけが行われたライン(前章の例では US のライン) の無効化は不必要であるにもかかわらず,投機的書き 込みが行われたライン(前章の例では UM のライン) とともに無効化されてしまう.

また, ライトバックを伴うような一括無効化は困難 であるため, dirty なラインを投機的に読み出した際 に clean にする必要がある.前章の例では M のライ ンの投機的読み出しの際に, US に遷移すると同時に 状態保存のためにメモリヘライトバックを行う必要が あり, そのためバストラフィックが増加してしまう.

これらの問題点は,ロールバックあるいは投機的ア クセスを行うプロセッサの実行を妨げるだけではなく, バスやメモリのトラフィックを増やすことによって間 接的に他のプロセッサの実行も妨げてしまう.たとえ ば SPLASH-2²¹⁾中の Radix Sort では,クリティカ ル・パスを実行するプロセッサのキャッシュミス・ペ ナルティが,他のプロセッサの投機およびその失敗に より顕著に増加し,かえって性能が低下してしまうこ とが明らかになっている.

3.2 キャッシュの状態遷移の改良

前述のように投機的読み出しだけが行われたライン の値は,ロールバック時に無効化する必要はない.す なわち,このようなラインは以下のいずれかの状態に あるため,ロールバック後の再実行時には必ず正しい



値を得ることができる.

- (1) 投機的読み出しが依存制約を満たすようなタイ ミングで行われた場合,キャッシュは当然正し い値を保持している.
- (2) 投機的読み出しが依存制約を満たさないタイ ミングで行われ,他の投機的アクセスが原因で ロールバックした場合,ロールバック時点では キャッシュの値は不正である.しかし再実行は 同期成立確認後に行うため,再実行開始時点で は読み出しに先行すべき書き込みが完了してお り,その書き込みによってキャッシュは正しく 無効化されている.

そこで投機的書き込みが行われたことを意味する新たな投機的状態として SM(Speculatively Modified)を導入し,投機的読み出しだけが行われたラインと明確に区別できるようにする.この結果,キャッシュの状態遷移は図5のようになり,基本的な実装(図4)から以下のように改善される.

- (1) 状態 M のラインは投機的読み出し(r(s))により(USではなく)UM へ遷移する.この状態は dirtyで排他的,かつ潜在的に危険ではあるが値自身は正しいことを意味する.したがって旧値をライトバックする必要はなく,バスやメモリのトラフィックを増加させることもない.なお UM のラインに対して他のプロセッサからの読み出し要求があると(R(c)),ラインの値を返して US へ遷移する.
- (2) 投機的書き込み(w(s))が行われると,すべての状態から SM へ遷移する.元の状態が dirtyであれば(すなわち M または UM),状態保存のために旧値をメモリヘライトバックする.

表 2 改良後の状態のエンコード

Table 2	Encoding	of	modified	cache	states.

state	$b_3b_2b_1b_0$	σ^b		σ^e		RB	
Ι	0000	Ι	(0000)	Ι	(0000)	Ι	(0000)
\mathbf{S}	0001	\mathbf{S}	(0001)	\mathbf{S}	(0001)	\mathbf{S}	(0001)
м	0010	\mathbf{M}	(0010)	\mathbf{M}	(0010)	\mathbf{M}	(0010)
XP	0100	Ι	(0000)	Ι	(0000)	Ι	(0000)
\mathbf{US}	0101		_	\mathbf{S}	(0001)	\mathbf{S}	(0001)
$\mathbf{U}\mathbf{M}$	0110		_	\mathbf{M}	(0010)	\mathbf{M}	(0010)
\mathbf{SM}	1110		_	\mathbf{M}	(0010)	Ι	(0000)

- (3) 投機が成功すると(σ^e), Uマークがすべて除去され,同時にSMのラインはすべて Mへ遷移する.
- (4) ロールバックが生じた場合(RB), SMのラインはすべて無効化される.しかし UM や USのラインは無効化されず,単に Uマークが除去されて元の M または S に遷移する.したがって正しいタイミングで投機的参照が行われたラインは,再実行時にヒットする.

なおロールバック時に SM のラインだけを一括無 効化するために,2.5 節で述べた機能メモリの状態遷 移は表2のように拡張され,それに伴い一括状態遷移 の操作は以下のようになる.

$$\sigma^b$$
: reset(b₂);
 σ^e : reset(b₃); reset(b₂);

RB: masked_reset(b_3, b_1); reset(b_3); reset(b_2);

3.3 2次キャッシュの導入

投機的アクセスを行うことにより,メモリ・アクセ スのタイミングや回数が変化し,その結果としてキャッ シュミス・ペナルティが増加する.増加要因の1つは キャッシュミス回数自体の増加であり,もう1つは投機 的書き込み時の状態保存のためのライトバックである.

そこで specMEM においても一般の共有メモリ・シ ステムと同様に,2次キャッシュを導入すればキャッ シュミス・ペナルティの影響が少なくなり,性能が向 上することが期待できる.また投機的書き込みの際の 状態保存先をメモリではなく2次キャッシュとするこ とにより,バスやメモリのトラフィック増加を抑える 効果も期待できる.

しかし2次キャッシュは容量が大きいため,複数ラ インの一括状態遷移を行うための機能メモリの使用は 困難であり,特にオフチップの2次キャッシュでは現実 的ではない.したがって specMEM の2次キャッシュ は,一括状態遷移機能を用いずに実装できなければな らない.

そこで2次キャッシュについては,ベースとなる状



Fig. 6 State transition of secondary cache.

態に以下の 2 状態だけを追加し,図 6 に示すような 状態遷移を行う.

U 対応する1次キャッシュのラインがSMである可 能性があることを示す.投機的書き込み(w(s)) は2次キャッシュに必ず伝達され,対応するライ ンはUへ遷移し,必要に応じてラインの旧値が 2次キャッシュヘライトバックされる.

一方投機の成功/失敗時には、1次キャッシュでは SMからの一括状態遷移が行われるが、2次キャッシュは一括状態遷移ができないため対応するラインはUにとどまる.したがってUのラインに対応する1次キャッシュのラインは、SM(投機中)、M(投機成功)またはI(投機失敗)のいずれかとなる.そこでUのラインに関しては以下のような状態遷移を行う.

- プロセッサからの読み出し(r(*))あるいは非 投機的書き込み(w(n))が2次キャッシュに 伝達された場合、1次キャッシュの対応するラ インは必ずIである.このとき2次キャッシュ は正しい値を保持しており、かつ他のキャッ シュの状態はIまたはXPである.そこで UのラインはMへ遷移し(XPのラインを 除いて)排他的かつ dirty な状態とする.
- 他のプロセッサからの読み出し要求(*R(n,c)*, *R(s,c)*)を受理すると、1次キャッシュの対応するラインの状態を調べ、Mであれば1次キャッシュの値を、そうでなければ2次キャッシュの値を返す.また1次キャッシュの状態がSMであれば(*R(s,c)*)要求元にその旨を伝えて(要求元はXPへ遷移)Uにとどまり、そうでなければSへ遷移する.
- 他のプロセッサからの非投機的書き込み要求
 (*W*(*n*, *c*))は1次キャッシュに伝達され,対

応するラインが SM であればロールバック を生じる.また U のラインは(XP のライ ンを除いて)排他的であるので,読み出し要 求と同様に1次キャッシュの状態に応じて1 次または2次キャッシュの値を返し,Iに遷 移する.

 X 対応する1次キャッシュのラインが XP である可能性があることを示す.1次キャッシュが XP に 遷移する際に(W(s),r(*,s)),2次キャッシュではX へ遷移する.

一方投機の成功時には ,1次キャッシュでは XP の一括無効化が行われるが,2次キャッシュは一 括状態遷移ができないため対応するラインは X にとどまる.したがって X のラインに対応する1 次キャッシュのラインは,XP(投機開始前)ま たはI(投機開始後)のいずれかとなるが,自プ ロセッサおよび他プロセッサのどちらからアクセ スされてもIと見なすことができる.したがって XとIの差異は,他プロセッサからの書き込み要 求を1次キャッシュに伝達することだけである.

なお2次キャッシュには投機的読み出しが行われた ことを示す状態はなく,不正読み出しの検出は1次 キャッシュでのみ行われる.したがってUマークが付 されたラインが1次キャッシュでリプレースされると, 2次キャッシュがない場合と同様にロールバックが生 じる.

4.評価

4.1 評価の方法

評価のために,表3に示す仕様に基づく集中共有メ モリ型マルチプロセッサのシミュレータを構築した. なお前章で述べたキャッシュ状態はMSIをベースとし たものであるが,評価に用いたキャッシュはMESIを ベースとしたものである.ただし,状態E(Exclusive) とそれに対応するUEの導入に伴う投機的状態の追 加はほぼ自明であり,キャッシュタグに要するハード ウェア・コストはまったく増加しない¹²⁾.

またシミュレータの単純化と結果の解析を容易にす るために、プロセッサはサイクルあたり1命令発行か つin-order 実行とし、メモリ・モデルは weak consistency¹⁾とした.バリア同期については単純な線バリ ア¹³⁾をサポートするハードウェア機構の存在を想定 し、バリア同期命令によってこのバリア機構とキャッ シュにバリア到達が通知されるとともに、レジスタな

実際には失敗と開始を含む.

表 3 評価に用いたマルチプロセッサモデル Table 3 Architectural parameters for evaluation.

プロセッサ数	4
1次キャッシュ	
容量	$64\mathrm{KB}$
ラインサイズ	$32\mathrm{B}$
連想度	ダイレクトマップ
キャッシュコヒーレンス	MESI
2次キャッシュ	
容量	$512\mathrm{KB}$
ラインサイズ	$32\mathrm{B}$
連想度	ダイレクトマップ
キャッシュコヒーレンス	MESI
命令実行コスト(サイクル数))
一般命令	1
バリア同期	1 + 0
2 次キャッシュアクセス	+2
バスアクセス	+5
メモリアクセス	+10

どの状態保存が行われるものとした.また最後のプロ セッサがバリアに到達すると,表3に示すバリア同 期コストを経過した後にすべてのプロセッサとキャッ シュに同期成立が伝達されるものとした.

なおこのように小規模の集中共有メモリのシステム を評価対象としたのは,単に性能評価を迅速に行うた めであり,specMEMの適用対象が小規模なシステム に限定されることを意味するものではない.これまで 説明したとおり specMEM はキャッシュを使って投機 処理を行っているので,旧値のライトバックを除き, ローカルな処理だけで実行される.また状態 SMの 導入によりライトバック処理が削減され,さらに2次 キャッシュを利用するシステムでは投機的書き込み時 の旧値の保存は2次キャッシュへ行われるのでスケー ラビリティが向上し,より大規模なシステムでも効果 が期待できる.

また本論文での評価結果では,投機状態であるキャッシュラインの追い出しによるロールバックは発生して おらず,投機処理に関する限り容量,ラインサイズ, 連想度などのパラメータは妥当なものであると考えら れる.

評価のためのワークロードとしては, SPLASH-2²¹⁾ の中から以下の3つのプログラムを選択し,投機的ア クセスの有無による実行時間(サイクル数)を計測 した.

LU分解
 負荷の偏りがあり,かつ高負荷のプロセッサが変
 動するため,投機的アクセスの効果が高い.

表4 キャッシュミスペナルティ Table 4 Cache miss penalty.

program	NS1	S1	S1+	NS2	S2
LU 分解	100.0	102.8	101.6	28.9	34.9
\mathbf{FFT}	100.0	100.0	83.0	73.5	54.0
Radix sort	100.0	133.6	114.9	91.6	89.1

• FFT

負荷の偏りがまったくないため,投機的アクセス はほとんど行われない.したがって specMEM が 性能に対して「中立的」であることの試験となる.

• Radix Sort

負荷が特定のプロセッサに偏るため,他のプロセッ サによる投機的アクセスが行われるが,高負荷プ ロセッサの実行時間は短縮されない.したがって 投機的アクセスの悪影響が現れる.specMEMの 中立性に関するより厳しい試験となる.

4.2 評価結果

図 7 は前述の 3 つのプログラムの実行時間(サイクル数)を,また表4 は各プロセッサのキャッシュミスペナルティの平均を,それぞれ以下の5種類のシステムについて示したものである.ただしいずれも NS1の値を100 として正規化している.

- NS1:非投機的かつ1次キャッシュのみ.
- S1: 改良前の specMEM . 1 次キャッシュのみ .
- S1+: SMを導入した specMEM.1 次キャッシュ のみ.
- NS2:非投機的かつ2次キャッシュあり.
- S2:SMを導入した specMEM.2次キャッシュ あり.

図7の内訳の中で rollback は命令再実行を含むロー ルバックのコストであり, cache miss には共有ライン 書き込みや状態保存ライトバックのペナルティも含む. また図には,投機的アクセスを行った場合のロールバッ ク率も示されている.以下,各々の結果に関する考察 を述べる.

4.2.1 LU 分 解

改良前の specMEM でも投機的アクセスによって アイドル時間が短縮され,14%程度の速度向上が得ら れていたが,P1 と P2 においてロールバックのコス ト(命令再実行コストを含む)とキャッシュミス・ペ ナルティが無視できない値となっていた.これらのう ちキャッシュミス(共有ラインの無効化を含む)の回 数は SM の導入によって 37%削減されたが,ミスペ ナルティの削減は1%にとどまり,実行時間もほとん ど改善されなかった.一方2次キャッシュの導入によ り,S2では S1 に比べてバスアクセス回数が78%,ミ

ロールバックに備えて投機前の値はメモリに退避しておく.



Fig. 7 Performance results of SPLASH-2 benchmarks.

スペナルティが 66%と,それぞれ大幅に削減された. その結果,投機的実行の効果が相対的に大きくなり, NS1 に対する S1 や S1+の性能向上率が 14%である のに対し,NS2 に対する S2 の性能向上率はそれを上 回る 16%となった.

4.2.2 FFT

負荷がほぼ完全に均衡しているため,投機的アクセ スの効果が小さいことが予想される.すなわちこの ような場合,投機的アクセスにより隠蔽できるのはバ リア同期自体に要するコストであるが,1回あたりの コストが10サイクルという小さい値としており,ま たバリア同期の実行回数もわずか12回であるので, 隠蔽効果は1%未満にすぎない.そのため,改良前の specMEMではロールバックのコストの影響で,1%の 性能劣化となっていた.しかしSMや2次キャッシュ の導入によって,NS1に対してS1+は2.4%,NS2に 対してS2は4.1%,それぞれ性能が向上することが明 らかになった.

このように負荷が均衡しているプログラムに対して も投機実行の効果が得られるのは,以下の2つの理由 からである.第1の理由は,specMEMではバリア同 期の際に先行するメモリアクセスの完了を待つ必要が なく¹²⁾,いわゆるメモリバリア操作の遅延が隠蔽され ることにある.実際,NS1のミスペナルティの8%を 占めるメモリバリアの遅延はS1+ではほとんどない. 第2の理由は,バリア同期の直後にすべてのプロセッ サがほぼ同時にキャッシュミスを起こすという,バス やメモリの一時的な輻輳が投機により回避されること である.すなわち specMEM ではバリアの通過タイミ ングがプロセッサごとに異なるため,キャッシュミス が集中的に生じる確率が低くなっている.

これらの理由により, S1+のミスペナルティは NS1 よりも 17%小さく, また S2 では NS2 よりも 27%小 さくなり,この効果がロールバックの悪影響を上回っ て性能を向上させている.

4.2.3 Radix Sort

二分木による一種のリダクション操作を行うため, そのルートである P3 が常に性能上問題となるバリ アの最終到達者となる.したがって,FFT と同様に 投機的アクセスによって隠蔽できるコストは小さい. さらに,バリア同期がデータだけではなくアドレスに 関する依存関係の保証に用いられるため,投機的実行 により本来アクセスされないアドレスへの書き込みが 生じ,不必要な無効化が行われる.その結果,キャッ シュミス・ペナルティの増加,特にクリティカル・パ スを実行する P3 での増加が顕著となり,S1は NS1 に対して 8.6%の速度低下が生じている.

この問題は,SMの導入により全体的なミスペナ ルティを14%削減することによりある程度改善され, S1+のNS1に対する速度低下は3.4%にとどまってい る.またミスペナルティは2次キャッシュの導入によ りさらに削減され,4.2.2項で述べた輻輳回避の効果 が投機によるミスの増加を上回り, S2 のミスペナル ティは NS2 よりも 2.7%小さくなった.この結果, S2 では投機の悪影響がほとんど生じず, NS2 に対する速 度低下は 0.7%ときわめて小さな値となった.

5. 関連研究

コヒーレント・キャッシュと投機的実行を関係付け た研究は,適切なコヒーレンス維持操作の選択に関す るものと,specMEMのように潜在的には危険なアク セスを投機的に行うものに大別される.前者はさまざ まなコヒーレンス維持操作のバリエーションの中から, 命令ごとの⁶⁾,あるいはメモリ・ライン(ブロック) ごとの^{7),10)}履歴に基づいて最適な操作を予測し,それ を投機的に行うことによって遠隔アクセスの遅延を削 減しようというものである.

一方後者の例として sequential consistency(SC)^{\$)} を要求するプログラムにおけるメモリ・アクセス順序 を投機的に入れ替える,GniadyらのSC++⁴⁾が挙げ られる.SC++には,SCに基づくプログラムに潜在 する同期操作の成立を仮定すること,投機の失敗を他 のプロセッサからの書き込み要求によって検出するこ となど,specMEM との共通点がいくつか存在する. しかし投機的アクセスの履歴を連想バッファに記憶す る点が大きく異なり,2.2 節で述べたように大きな同 期遅延を隠蔽することができない.

別の例としては、分岐予測に基づく逐次プログラム の投機的マルチスレッド実行を、集中共有メモリ型マ ルチプロセッサをベースに実現する Gopal らによる Speculative Versioning Cache(SVC \bar{j}^{i} がある.SVC は我々の初期の報告¹⁴⁾と同時期に提案されたもので、 他の研究^{3),20)}が SC++と同様の連想バッファを用い ているのに対し、キャッシュを利用した投機の成否の 検出や投機的書き込みの実現法など、specMEM との 共通点が多い.

しかし投機的マルチスレッド実行では多数の細粒度 スレッドが並列実行されるため,1つのメモリ・アドレ スに対して各々のキャッシュがそれぞれ異なった値を 同時に持ちうることが必要となる.そのため,スレッ ドに応じて適切なキャッシュを選択する集中的な制御 論理が必要であり,プロセッサの数は自ずから限定さ れる.一方 specMEM は粗粒度並列タスクを対象とし ているので,1つのアドレスに対する値はたかだか2 種類であり,先に述べたように大規模な分散共有メモ リにも簡単に適用できる.

また,投機的マルチスレッド実行をオンチップ共有 メモリマルチプロセッサで実現した Cintra らの MDT- based CMP²⁾では, specMEM と同様に投機的アク セスを行ったラインに対して投機ビットを立てること で依存関係の乱れを検知している.MDT-based CMP でも投機ビットの集中管理が必要であるが,これをオ ンチッププロセッサの内部用と外部用の2種類のテー ブルで管理し,階層化によるスケーラビリティの維持 を図っている.

一方 specMEM では各プロセッサのキャッシュごと に投機ビットを管理しているので,4.1 節で述べたよう に投機アクセスをローカルに処理でき,非常にスケー ラビリティに優れているといえる.

6. おわりに

バリア同期に対する投機的なメモリ・アクセスを行 う機構 specMEM はコヒーレント・キャッシュに簡単 な拡張を施すことにより実現でき,また投機の開始, 成功,失敗に伴う操作を定数時間で実行できるという 特徴を持っている.本論文ではキャッシュミス・ペナ ルティの増加という specMEM の問題点を解決するた めに,新たな投機的キャッシュ状態の追加と,通常の メモリを用いた2次キャッシュの導入を提案し、この 2つの改良の効果を SPLASH-2 ベンチマークを用い て評価した.その結果, Radix Sort で見られた性能 劣化を 8.6%から 0.7%に抑えることができ, また LU 分解や FFT の性能も 2~5% 改善することができた. なかでも Radix Sort のようなプログラムに対しても specMEM が中立的に動作するようになったことは重 要であり,投機的アクセスを広い範囲のプログラムに 対して適用可能であることを示すことができた.

参考文献

- Adve, S.V. and Hill, M.D.: Weak Ordering— A New Definition, *Proc. 17th Intl. Symp. Computer Architecture*, pp.2–14 (1990).
- Cintra, M., Martínez, J.F. and Torrellas, J.: Architectural Support for Scalable Speculative Parallelization in Shared-Memory Multiprocessors, *Proc. 27th Intl. Symp. Computer Architec*ture, pp.13–24 (2000).
- 3) Franklin, M. and Sohi, G.S.: ARB: A Hardware Mechanism for Dynamic Reordering Memory References, *IEEE Trans. Comput.*, Vol.45, No.5, pp.552–571 (1996).
- 4) Gniady, C., Falsafi, B. and Vijaykumar, T.N.: Is SC + ILP = RC?, Proc. 26th Intl. Symp. Computer Architecture, pp.162–171 (1999).
- 5) Gopal, S., Vijaykumar, T., Smith, J.E. and Sohi, G.S.: Speculative Versioning Cache, *Proc.*

Vol. 43 No. 4

4th Intl. Symp. High-Performance Computer Architecutre, pp.195–206 (1998).

- Kaxiras, S. and Goodman, J.R.: Improving CC-NUMA Performance Using Instruction-Based Prediction, *Proc. 5th Intl. Symp. High-Performance Computer Architecture*, pp.161– 171 (1999).
- Lai, A.C. and Falsafi, B.: Memory Sharing Predictor: The Key to a Speculative Coherent DSM, Proc. 26th Intl. Symp. Computer Architecture, pp.172–183 (1999).
- Lamport, L.: How to Make a Multiprocessor Computer that Correctly Execute Multiprocessor Programs, *IEEE Trans. Comput.*, Vol.28, No.9, pp.690–691 (1979).
- 9) 松尾治幸,大野和彦,中島浩:同期操作に対する投機的メモリ・アクセス機構 specMEMの改良,並列処理シンポジウム JSPP'01,pp.181–188 (2001).
- Mukherjee, S.S. and Hill, M.D.: Using Prediction to Accelerate Coherence Protocols, *Proc. 25th Intl. Symp. Computer Architecture*, pp.179–190 (1998).
- 11) 中島 浩:投機に投資しよう,情報処理, Vol.40, No.2, pp.195-201 (1999).
- 12) Nakashima, H., Sato, T., Matsuo, H. and Ohno, K.: Improved Implementation of the Speculative Memory Access Mechanism spec-MEM, *Innovative Architecture for Future Generation High-Performance Processors and Systems*, pp.97–104, IEEE Computer Society (2000).
- 13) O'Keefe, M.T. and Dietz, H.G.: Hardware Barrier Synchronization: Static Barrier MIMD (SBM), Proc. Intl. Conf. Parallel Processing, Vol.1, pp.35–42 (1990).
- 14) 佐藤貴之,中島浩:同期操作に対するメモリ・ アクセスの投機的実行の提案,情報処理学会研究 報告,98-ARC-129,pp.19-24 (1998).
- 15) 佐藤貴之,松尾治幸,大野和彦,中島浩: specMEM:同期操作に対するメモリ・アクセスの投機的実行機構,情報処理学会論文誌:ハイパフォーマンスコンピューティングシステム,Vol.41, No.SIG5 (HPS1), pp.1–14 (2000).
- 16) Sato, T., Ohno, K. and Nakashima, H.: A Mechanism for Speculative Memory Accesses Following Synchronizing Operations, *Proc.Parallel and Distributed Processing Symp.*, pp.145– 154 (2000).
- 17) Seo, K. and Yokota, T.: Pegasus : A RISC Processor for High-Performance Execution of Prolog Programs, *Proc. Intl. Conf. on Very Large*

Scale Integration, pp.261–274 (1987).

- 18) Smith, J.E.: Dynamic Instruction Scheduling and the Astronautics ZS-1, *Computer*, Vol.22, No.7, pp.21–35 (1989).
- 19) Smith, M.D., Johnson, M. and Horowitz, M.A.: Limits on Multiple Instruction Issue, Proc. Intl. Conf. Architectural Support for Programming Languages and Operating Systems, pp.290–302 (1989).
- 20) 玉造潤史,松本 尚,平木 敬:Loopを並列実 行するアーキテクチャ,情報処理学会研究報告, 96-ARC-119, pp.61-66 (1996).
- 21) Woo, S.C., Ohara, M., Torrie, E., Singh, J.P. and Gupta, A.: The SPLASH-2 Programs: Characterization and Methdological Considerations, *Proc. 22nd Intl. Symp. Computer Architecture*, pp.24–36 (1995).

松尾 治幸

(平成 13 年 8 月 31 日受付)(平成 14 年 2 月 13 日採録)



1977年生.2002年豊橋技術大学 大学院工学研究科情報工学専攻修士 課程修了.同年富士通プライムソフ トテクノロジ入社.在学中は共有メ モリ型並列計算機のアーキテクチャ

とシミュレーションに関する研究に従事.



大野 和彦(正会員)

1970年生.1998年京都大学大学 院工学研究科情報工学専攻博士後期 課程修了.同年豊橋技術科学大学助 手.並列プログラミング言語の設計 と最適化に関する研究に従事.博士

(工学).



中島 浩(正会員)

1956年生.1981年京都大学大学 院工学研究科情報工学専攻修士課程 修了.同年三菱電機(株)入社.推 論マシンの研究開発に従事.1992年 京都大学工学部助教授.1997年豊橋

技術科学大学教授.並列計算機のアーキテクチャ等並 列処理に関する研究に従事.工学博士.1988年元岡 賞,1993年坂井記念特別賞受賞.IEEE-CS,ACM, ALP,TUG 各会員.