順序回路に対する消費電力削減のためのテストベクトル変更法

• Item type: Journal(1)
• 公開日: 2002-05-15
• タイトル: 順序回路に対する消費電力削減のためのテストベクトル変更法
• タイトル / 言語: en
• タイトル: Modifying Test Vectors to Reduce Power Dissipation for Sequential Circuits
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 特集：システムLSIの設計技術と設計自動化
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• その他タイトル / その他のタイトル: テスト設計
• 著者所属: 愛媛大学工学部情報工学科
• 著者所属: 愛媛大学工学部情報工学科
• 著者所属: 愛媛大学工学部情報工学科
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Ehime University
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Ehime University
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Ehime University
• 著者名: 樋上, 喜信; 小林, 真也; 高松, 雄三
• 著者名(英): Yoshinobu, Higami; Shin-Ya, Kobayashi; Yuzo, Takamatsu
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 携帯用機器に搭載されるような低消費電力のVLSIでは，テスト時においても消費電力を考慮したテストベクトルの印加が必要である．本論文では，CMOS順序回路のテスト時の消費電力を削減するようにテストベクトルを変更する手法を提案する．提案法では，回路の消費電力を信号値が遷移するゲート数で評価し，与えられたテスト系列に対して，元の縮退故障検出率を維持したまま，信号値が遷移するゲート数ができるだけ少なくなるように変更する．まず，与えられたテスト系列を複数の部分系列に分割し，その後各部分系列を，(1)回路の状態を遷移させる部分系列と，(2)故障を活性化し故障の影響を外部出力に伝搬する部分系列，の2種類に分類する．テストベクトル変更については，外部入力値を1ビットずつ反転させる手法を用いる．元の縮退故障検出率を保証するためには，(1)の部分系列については論理シミュレーションを，(2)の部分系列に対しては故障シミュレーションを用いる．最後に，提案法をプログラム化しISCAS'89ベンチマーク回路に適用した結果によって，提案法の有効性を確認する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In testing of VLSIs designed for low power dissipation, test vectors that avoid excessive power dissipation should be applied. In this paper, we propose a method to modify test vectors for reducing power dissipation in CMOS sequential circuits. Since the power dissipation is proportional to the number of gates with signal value transitions, we modify test vectors so that they bring less number of gates with signal value transitions. First, we partition a given test sequence into several subsequences, and classify them into (1) subsequences that transfer a circuit to a specific state, and (2) subsequences that activate faults and propagate effects of faults to primary outputs. Next we modify test vectors by changing the value at a primary input one by one. The original stuck-at fault coverage is guaranteed by logic simulation for subsequences in (1), and by fault simulation for subsequences in (2). The proposed method is implemented by C language, and its effectiveness is shown by experimental results for ISCAS'89 benchmark circuits.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 43, 号 5, p. 1269-1277, 発行日 2002-05-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764