

Lisp並列処理マシン - EVLISマシン - での 6Y-5 フリーセル及びフリーフレームの管理方式

工藤幸一, 三野雅仁, 安井 裕

(大阪大学・工学部)

1. はじめに

我々の研究室では、1979年以来 Lisp の高速処理を目的として Lisp 並列処理マシン -EVLISマシン^{1), 2)}の試作・研究を行っている。既に、Lisp 並列処理のインタプリタ³⁾、コンパイラ⁴⁾が完成しており、その高速性が示されている。

本稿では、従来からの並列処理を意識したリストセル及びフレームの管理方式⁵⁾において、新たに共有メモリ上のフリーセル及びフリーフレームを、各々プロセッサに対して分散化した方式について、その実行結果とともに述べる。

2. EVLIS マシンの構成

EVLIS マシンは、1981年から稼働中であり、高速リスト処理専用プロセッサ EVAL-II²⁾複数台で Lisp を並列処理する共有メモリ方式マルチプロセッサシステムである。現在 EVAL-II プロセッサを3台実装し並列処理を行っている。図-1に EVLIS マシンの構成を示す。




図-1 EVLISマシンの構成

EVAL-II プロセッサは、各々、マイクロプログラム制御方式の高速リスト処理専用プロセッサである。内部にスクラッチパッドメモリ(SM)及び制御記憶(WCS)を持つ。

メインメモリ(MM)はリストデータやフレーム等共有データを格納し、プロセッサ間通信にも使用している。現在8バンク実装し、総容量は32K語である。第0バンクには、アトム領域、プロセッサ間通信のためのメイルボックス、フリーセルリスト及びフリーフレームリストの先頭へのポインタ等が格納されている。第1バンクと第2バンクはリスト領域、第3バンクから第7バンクはフレーム領域である。マルチプロセッサシステムにおける排他制御の実現のため、バンク毎に設定可能なロック機能を備えている。メインメモリに複数のプロセッサが同時にアクセスすることによりプロセッサがアクセス待ちになっている状態をメモリ競合と呼ぶ。メモリ競合を定量的に測定するメモリ競合測定装置をハードウェアで持つ。現在、新しい共有メモリシステムのためのメモリ競合を少なくするハードウェアの研究⁶⁾もなされている。

I/Oプロセッサは EVLISマシンのサービスプロセッサとして Lisp 入出力、EVAL-II プロセッサの WCS, SM への情報の格納・読み

出し、及び診断用インターフェイスを用いた情報収集、デバッグ支援等を行う。ガーベッジコレクション時のコントロールプロセッサとしてもはたらく。

3. リストセルとフレーム

EVLIS マシンのリストセルは、メインメモリの1語で1個のリストセルを表し、car部20ビット、cdr部20ビットである。

フレーム^{1), 3)}は、EVLISマシンにおける Lisp 並列処理中の状態・環境を保持するために用いられる。ひとつのフレームはメインメモリの16語で構成されている。フリーフレームはフリーセル同様にメインメモリ上にプールされている。

4. EVLISマシンでのフリーセル及びフリーフレームの管理

EVLIS マシンで行っている、フリーセル及びフリーフレームの管理方式を以下に示す。

- ① フリーセルは1本のリストになっており、Lisp 並列処理中にプロセッサが `cons` の処理⁶⁾をするときには、排他制御をすることで同一のフリーセルを複数のプロセッサが獲得することのないようにしている。
- ② ガーベッジセルの回収は、一括型のアルゴリズムを採用している。全てのプロセッサが Lisp 並列処理を中断して、セルの回収を行うので誤って他のプロセッサが使用中のセルを回収することはない。
- ③ フリーフレームの獲得もフリーセルの獲得と同様のアルゴリズムを用いている。
- ④ ガーベッジフレームの回収は、不要となる時期が明確であるために即時回収を行っている。

この管理方式では、フリーセル及びフリーフレームを獲得するときの排他制御のために前述のロック機能を利用しているため、各プロセッサによって Lisp 並列処理中に頻繁に生じるフリーセル及びフリーフレームの獲得の度に、それらの先頭へのポインタを格納している第0バンクに対してメモリ競合が生じ、他のプロセッサはアクセス待ちの状態となる。第0バンクには、前述の様々な情報を格納されている。そこで第0バンクに対する競合を回避するために、

- ① 排他制御を必要とするレジスタ群に対して専用のハードウェアを設け、メインメモリ上の他のデータと分離する。
- ② フリーセル及びフリーフレームを各プロセッサに対して分散させることにより、メインメモリに対するアクセスを減少させる。

の、ふたつの方法が考えられる。本稿では、②の方法を用いて、ソフトウェアによってメモリ競合の回避を試みた。

5. 並列処理を意識したフリーセル及びフリーフレームの管理

フリーセル及びフリーフレームをプロセッサに対して分散させるには、次のような手法が考えられる。以下、フリーセルについて論じる。

- ① ガーベッジコレクション時に回収したフリーセルを、各プロセッサに対して均等に分散させる。
- ② `cons` ルーチンを変更し、一回の排他処理で複数個のフリーセルをプロセッサが獲得できるようにする。

ここで、①の方法は、プロセッサ毎にセルの消費量が異なること

が考えられるので適切でない。そこで、②の方法を採用する。一回の排他処理で複数個のフリーセルを獲得するために、従来のフリーセルリストをフリーセルブロックと名付けたリストに分割し、それらを複数本束ねた形式を考え、これをフリーセルバンチと呼ぶ。図-2にフリーセルバンチの例を示す。




図-2 フリーセルバンチ

新しい方式では、各プロセッサは一回の排他処理でメインメモリからフリーセルブロックを一本獲得する。プロセッサは獲得したフリーセルブロックの先頭を SM 上につくったレジスタに格納する。以後、`cons`処理時には、プロセッサにローカルなフリーセルブロックの先頭のセルから使用する。プロセッサにローカルなフリーセルブロックに対しては、排他制御する必要はない。ローカルなフリーセルブロックが空になれば、プロセッサは排他制御を行い、フリーセルバンチから新たにフリーセルブロックを獲得する。

フリーフレームに対してもフリーセルバンチと同じ構造を持つフリーフレームバンチを与える。

フリーセルバンチ、フリーフレームバンチの形成は、システム起動時、及び、ガベージコレクション時に実行する。新しい方式でも全プロセッサによって、リストセルは一括型、フレームは即時型の回収をする。

新しい方式を用いることにより、以下に示す理由でメモリ競合を回避できる。

- ① `cons` 処理やフレームの獲得の度に排他制御をする必要がなくなる。
- ② 第0バンクへのアクセス総数が減少する。

6. 実験結果

EVAL-II 3台でのベンチマークプログラム^{7), 8)}に対するコンパイラオブジェクトを、本方式で実行した実行時間を表1に示す。図-3に Lisp コンテストプログラム⁸⁾ "L-Tarai-4" に対して、フリーセルブロックの長さを変化させたときの実行時間の変化、図-4 に同プログラムに対して、フリーセルブロックの長さを変化させ

表-1 ベンチマークプログラム実行結果

関数名	レベル 制御値 ^{9), 10)}	新しい 処理系 ms	従来の 処理系 ms
Tarai-5	8	1183.4	1184.4
L-tarai-4	8	126.8	150.8
Fibb-20	5	71.9	72.2
Srev-7	2	41.5	47.3
Tak-18-12-6	5	202.4	202.5
8-Queen	6	409.8	446.3

EVAL-II クロック 200ns
メインメモリ クロック 100ns
フリーセルブロック長 128個
フリーフレームブロック長 128個

たときの第0バンクに対するメモリアクセス時の平均待ちクロック数を示す。平均待ちクロック数は、メモリ競合測定装置によって測定したものである。




図-3 フリーセルブロック長による実行時間の変化




図-4 フリーセルブロック長による平均待ちクロック数の変化

7. おわりに

本研究では、メモリ競合を回避させる Lisp 处理系のソフトウェアを作成し、その結果、実行時間を減少させることができた。本研究の段階では、この方式は、従来の処理系に本機能を部分的に追加した形式で実現しているので、この方式を中心として処理系全体を再構成すれば、一層の高速化が期待できる。

[参考文献]

- (1) 安井 裕 他:Lispでの並列処理における動特性と、EVILISマシンの構成、情処、記号処理資料 10-4 (1979).
- (2) 前川 博俊 他:高速Lispマシンとリスト処理アロケーションEVAL II, 情処論文誌, Vol.24, No.5, pp.683-688(1983).
- (3) 西川 岳 他:EVILISマシンの並列処理アロケーションとそのインプリメンテーション, 情処第23回全大, 4H-7(1981).
- (4) 安田 弘幸 他:EVILISマシンのためのParallel-Lispコンパイラとその実現、情処、記号処理資料40-3(1987).
- (5) A.R.Pleszukun, M.J.Thazhuthaveetil: The Architecture of Lisp Machines, IEEE COMPUTER 20, No.3, pp.35-44(1987).
- (6) 西開地 秀和 他:Lisp並列処理マシン-EVILISマシン-の動特性測定と評価、情処、記号処理資料31-9(1985).
- (7) 坂口 寿和 他:Lisp並列処理マシン-EVILISマシン-のメモリ構成、情処第36回全大, 4H-7(1988).
- (8) 奥野 博:第3回Lispコンテスト及び第1回Prolog コンテスト報告、情処、記号処理資料33-4(1985).
- (9) 中西 正和:Lisp入門、近代化学社.
- (10) 三野 雅仁 他:EVILISマシンの並列処理Lispプログラム作成支援環境と並列実行特性、情処第35回全大, 6Q-8(1987).