

ベクトルプロセッサ PU のアドレス制御方式

4N-5

真鍋 俊彦, 岩佐 繁明, 前田 明

(株) 東芝 総合研究所

1. はじめに

画像処理を始め、様々な分野で高速処理の要求が高まっている。我々は、通産省工業技術院の大型プロジェクト「科学技術用高速計算システムの研究開発」の一環として、画像処理を応用の一つとする高機能並列処理システム VPP (Variable Processor Pipeline) の研究開発を進めてきた。VPP は多数のベクトルプロセッサ PU (Processor Unit) を非常に高速な結合部で結合した、MIMD 方式の並列計算機である。現在、我々は、PU の主要部分をゲートアレイ化し一枚の基板にまとめ、この PU 8 台を用いた VPP バイロットモデルの開発評価を行っている。以下では、PU のアドレス制御の方式について説明する。

2. PU のベクトル演算方式

我々は、条件分岐や間接アドレス演算を含む処理を効率よく実行するために、配列のインデックスの集合をインデックスセットとして定義し、陽に操作できる機能（条件に応じてインデックスセットを分類できる機能など）を PU に付加した。このインデックスセットの機能を容易に実現するため、および PU の 1 ボード化が可能なようハーハードウェアコストを抑えるために、PU では、ベクトルレジスタを設けない、メモリーメモリ演算方式を採用した。

3. アドレス制御部の構成

PU のアドレス制御部はインデックスセットを基本としており、データメモリ (DM) のアドレスは、インデックスセットから生成される。一つの演算オペランドに関するアドレス制御部の構成を図 1 に示す。インデックスが等差数列（例えば、1, 3, 5, …）であれば、カウンタ (counter) によりインデックスセットを生成し、間接アドレス演算のような場合では、データメモリから各インデックスを読み出してくる。DM のアドレスはこのインデックス (IX とする) を用いて、

ベースアドレス (base adr.) + 増分 (incr.) * IX で求められる。ここで増分は、インデックスが 1 増えたときのアドレスの増分である。

図 1 の ADR レジスタと WADR レジスタは次のように機能する。まず、生成されたアドレスは ADR レジスタに入る。ADR レジスタ上のアドレスは同一メモリバンクのアクセス競合解消のためのアビトリレーションの対象になり、その結果、アクセスが許可されないと、WADR レジスタに逃避される。同時に、次のアドレスが ADR レジスタ上に生成される。WADR レジスタ上のアドレスもアビトリレーションの対象になる。ADR レジ

ジスタの他に WADR レジスタを用意することにより、同一メモリバンクのアクセス競合が生じても、アドレス生成を中断する必要がなく、大幅な効率低下が起きない。

なお、アドレスの下位ビットによりバンクを選択する方式では、バンク数の整数倍ごとのアドレスにアクセスすると競合が多発するので、PU では、アドレスビットを適当なグループに分け、このグループ内の全ビットを排他的に論理和し、その結果を基にバンクを選択する方式を採用した。




図 1. アドレス制御部の構成

4. 予備的評価

PU のアドレス制御部を設計する際に、次の観点からその方式上の効果をシミュレーションにより、簡単に評価した。評価の目的は、メモリバンク数の決定と、WADR の効果の確認である。

(1) データメモリのバンク数によるアクセス効率の変化

PU は一枚の基板にまとめるため、大規模なバンク構成はとれない。ここでは、2-16 バンクの範囲内で、以下の (2), (3) の観点と関連して、バンク数の増加がどの程度効率に影響するか調べた。バンク選択方式は、前節で説明した方式である。ここで評価は、バンク選択方式の評価も一部兼ねている。

(2) オペランド数によるアクセス効率の変化

通常の演算では、読み出し用アドレス 2 個と書き込み用アドレス 1 個によるアクセスが同時に行われる。この場合、メモリアクセスのオペランド数は 3 である。PU ではその他に、間接アドレス演算用のインデックスの読

み出しどと、インデックスセットの分類の際のインデックスの書き込みが同時に行われる可能性がある。このため、ここでは2-5オペランドの場合について調べた。

(3) WADRの有無によるアクセス効率の変化

WADRを備えた場合と、備えなかった場合とで、どの程度の効率の変化が生じるか調べた。

アクセス効率については、

$$\text{アクセスデータ数} / \text{メモリアクセスにかかったサイクル数} * 100 (\%)$$

で表現している。シミュレーションの対象としては、次の2ケースを選んだ。

(データ1) 各オペランドごとに異なるベースアドレスからの連続アドレスによるアクセス

(データ2) 各オペランドごとに乱数から生成されたアドレス列によるアクセス


アクセスデータ数はどちらの場合も4096である。

シミュレーションの結果を図2に示す。これらの結果から次のことが明らかになった。

(1) 当然のことながら、バンク数が多いほど効率がよい。

(2) オペランド数の増加に対しては、バンク数が多いほど効率低下が少ない。

(3) WADRを備えることにより、評価した多くの場合、10%前後の効率向上を実現できる。



(a) WADRの効果（バンク数別）

(4) WADRを設けると、バンク数が8から16に増えても、大幅な効率向上は得られない。

以上から、パイロットモデルのPUでは、WADRを設置することと、メモリバンク数を、ハードウェアコストとの兼ね合いから8にすることを決定した。

5. まとめ


パイロットモデル版VPPのPUについて、そのアドレス制御方式について説明した。また、その制御方式についての予備的評価について報告した。

PUのアドレス制御方式では、バンク選択方式の工夫とアドレスレジスタの二重化により、アクセス競合発生時の効率低下を防ぐようにし、その効果を予備的評価で確認した。また、その結果により、メモリバンク数を8にすることに決定した。

今後、実機を用いて、アプリケーションの面からさらに詳しい評価を進めていく予定である。

参考文献

- [1] 前田他：インデックスセット処理機能をもったベクトル計算機のアーキテクチャ、第30回情処全大4B-5、1985
- [2] 岩佐他：ベクトルプロセッサPUのLSI化アーキテクチャ、第35回情処全大4C-7、1987



(b) バンク数による効率の変化（オペランド数別）

図2. 予備的評価の結果